发明名称 |
半导体器件及其制造方法 |
摘要 |
本申请公开了一种半导体器件及其制造方法。在该半导体器件中,当半导体芯片并列地排列时,多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上,由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围,树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。 |
申请公布号 |
CN101131970A |
申请公布日期 |
2008.02.27 |
申请号 |
CN200710161946.6 |
申请日期 |
2003.05.30 |
申请人 |
富士通株式会社 |
发明人 |
藤沢哲也;松木浩久;井川治;爱场喜孝;生云雅光;佐藤光孝 |
分类号 |
H01L23/28(2006.01);H01L23/29(2006.01);H01L23/31(2006.01);H01L21/56(2006.01) |
主分类号 |
H01L23/28(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
张浩 |
主权项 |
1.一种半导体器件,包括:基板;安装在基板上的半导体元件;以及在半导体元件周围提供的树脂层,其上表面与半导体元件的上表面处于同一水平,其中,所述树脂层为可半固化树脂,具有当在半固化状态下加热时变软并流体化的特性,所述树脂层与所述半导体元件的侧表面紧密接触,两者之间没有间隙。 |
地址 |
日本神奈川 |