发明名称 |
用于提供校准的片上终端阻抗的技术 |
摘要 |
本说明书提供了校准集成电路上的片上终端阻抗的技术。片上终端(OCT)校准电路产生校准码,该校准码选择性地控制一组并联连接的晶体管的导通状态。所述OCT校准电路选择一个校准码,以使晶体管的阻抗接近匹配阻抗。选择的校准码控制管脚处的片上终端阻抗。根据一些实施例,所述OCT校准电路将来自晶体管的信号和两个或更多个参考信号进行比较,以改进校准的片上终端阻抗的容差范围。根据其它实施例,所述OCT校准电路在由控制信号使附加晶体管导通之后基于来自晶体管的信号来选择校准码。所述控制信号不用来控制所述片上终端阻抗。 |
申请公布号 |
CN101132173A |
申请公布日期 |
2008.02.27 |
申请号 |
CN200710146559.5 |
申请日期 |
2007.08.21 |
申请人 |
阿尔特拉公司 |
发明人 |
V·桑图卡;李贤模 |
分类号 |
H03K17/60(2006.01);H04L25/02(2006.01);H03K19/00(2006.01) |
主分类号 |
H03K17/60(2006.01) |
代理机构 |
北京纪凯知识产权代理有限公司 |
代理人 |
赵蓉民 |
主权项 |
1.一种包括片上终端OCT校准电路的集成电路,所述OCT校准电路包括:第一晶体管,其耦连到第一终端;和第一反馈回路,其耦连至所述第一晶体管,所述反馈回路响应所述第一终端处的信号和第一参考信号之间的第一比较以及响应所述第一终端的信号和第二参考信息之间的第二比较,生成第一校准码来控制所述第一晶体管的导通状态,其中所述OCT校准电路选择所述第一校准码中的一个校准码来控制管脚处的片上终端阻抗。 |
地址 |
美国加利福尼亚州 |