制作集成电路中铜互连线的方法

摘要

本发明提供一种制作集成电路中铜互连线的方法，首先，依序沉积介电层、导电层及光刻胶于基底上，并利用导电层(EC层)作为硬掩膜层，经由光刻胶的开口蚀穿介电层。接着，于导电层上及开口内沉积扩散阻挡层和铜晶种层，并利用第一次化学机械研磨将导电层上的铜晶种层移除。利用导电层(EC层)作为CMP停止层以保护介电层，同时使表面更加均匀。在开口内的晶种层上选择性沉积铜金属层，且进行第二化学机械研磨使铜金属层与介电层共平面，并将导电层移除。如此一来，即可使铜互连层具有更加均匀的厚度及表面以改善性能。

主权项

1.一种制作集成电路中铜互连线的方法，包括下列步骤：(a)提供一形成有一介电层的半导体基底；(b)于该介电层上形成一导电层；(c)于该导电层上形成一具有开口的图案，且该图案延伸至该介电层；(d)于该导电层及该开口中沉积一扩散阻挡层，且该导电层的研磨速率较该扩散阻障层低；(e)于该扩散阻挡层上沉积一铜晶种层；(f)利用一第一平坦化步骤将该导电层上的该铜晶种层与扩散阻障层移除，其中该导电层是作为平坦化步骤的停止层；(g)利用选择性电化学沉积在该铜晶种层上形成一铜金属层以填满该开口；及(h)实施一第二次平坦化步骤，以使该该铜金属层与该介电层共平面。