| 主权项 |
1.一种半导体元件的制造方法,包括: 于一基底中形成一沟渠式半导体元件,该沟渠式半 导体元件凸起于该基底表面; 于该沟渠式半导体元件上形成一第一介电层; 于该第一介电层上形成一导体层; 于该导体层上形成一图案化之硬罩幕层; 以该图案化之硬罩幕层为罩幕,依序移除部份该导 体层及部分该第一介电层; 于该第一介电层、该导体层及该图案化之硬罩幕 层之侧壁形成一间隙壁; 移除该图案化之硬罩幕层;以及 于该导体层上形成一金属矽化物。 2.如申请专利范围第1项所述之半导体元件的制造 方法,其中该沟渠式半导体元件的形成方法包括: 于该基底中形成一沟渠; 在该沟渠侧壁上依序形成一第二介电层、一第二 导体层与一第三介电层,其中该沟渠中保留一开口 ,该开口底部裸露出部分该基底;以及 于该开口中形成一源极线。 3.如申请专利范围第1项所述之半导体元件的制造 方法,于该导体层上形成该金属矽化物之前,更包 括对该导体层进行一预溅镀制程。 4.如申请专利范围第1项所述之半导体元件的制造 方法,于该第一介电层、该导体层及该图案化之硬 罩幕层之侧壁形成该间隙壁之后,于移除该图案化 之硬罩幕层之前,更包括于该间隙壁两侧之该基底 中分别形成一源极区与一汲极区。 5.如申请专利范围第4项所述之半导体元件的制造 方法,更包括于该源极区与该汲极区上形成该金属 矽化物。 6.如申请专利范围第1项所述之半导体元件的制造 方法,其中该图案化之硬罩幕层的形成方法包括: 于该导体层上形成一硬罩幕层; 于该硬罩幕层上形成一图案化光阻层; 以该图案化光阻层为罩幕,移除部份该硬罩幕层; 以及 移除该图案化光阻层。 7.如申请专利范围第1项所述之半导体元件的制造 方法,其中于该第一介电层、该导体层及该图案化 之硬罩幕层之侧壁形成该间隙壁的方法,包括: 于该基底上形成共形的一绝缘材料层;以及 对该绝缘材料层进行一非等向性蚀刻制程。 8.如申请专利范围第1项所述之半导体元件的制造 方法,其中该金属矽化物的形成方法包括: 于该基底上形成共形的一金属层; 对该金属层进行一热制程,而使该金属层与该导体 层反应生成该金属矽化物;以及 移除未反应之该金属层。 9.如申请专利范围第1项所述之半导体元件的制造 方法,其中该图案化之硬罩幕层的材质包括氧化矽 。 10.如申请专利范围第1项所述之半导体元件的制造 方法,其中该间隙壁的材质包括氮化矽。 11.如申请专利范围第1项所述之半导体元件的制造 方法,其中该金属矽化物的材质包括矽化钴或矽化 钨。 图式简单说明: 图1A-图1F系依照本发明一实施例所绘示之记忆体 的制造流程剖面图。 图2系依照图1A中之记忆胞区所绘示的上视图。 图3A-图3F系依照图2中之剖面线A-A'所绘示之字元线 的制造流程剖面图。 |
