| 主权项 |
1.一种电容结构,至少包括: 一第一导电层,具有一第一面积; 至少一介电层,位于该第一导电层上,该介电层具 有一顶面积与一底面积,该底面积小于该第一导电 层之该第一面积,该顶面积小于该底面积;以及 一第二导电层,位于该介电层上,该第二导电层具 有一第二面积,该第二面积小于该介电层之该顶面 积。 2.如申请专利范围第1项所述之电容结构,其中大约 二分之一之该介电层具有一面积实质相等于该底 面积。 3.如申请专利范围第2项所述之电容结构,其中从该 介电层之该底面积至该顶面积之过渡转换是瞬变( Abrupt)的。 4.如申请专利范围第2项所述之电容结构,其中从该 介电层之该底面积至该顶面积之过渡转换是渐进 式(Gradual)的。 5.如申请专利范围第4项所述之电容结构,其中形成 一过渡区域之该介电层之一表面定义一平面,该平 面与该底面所构成之角度小于约45。 6.如申请专利范围第1项所述之电容结构,其中该第 一导电层至少包括多晶矽,且该第二导电层至少包 括金属。 7.如申请专利范围第1项所述之电容结构,其中该第 二导电层至少包括多晶矽,且该第一导电层至少包 括多晶矽。 8.如申请专利范围第1项所述之电容结构,其中该介 电层至少包括一第一介电层位于该第一导电层上, 以及一第二介电层位于该第一介电层上。 9.如申请专利范围第8项所述之电容结构,其中该第 一介电层具有一面积实质相等于该底面积。 10.如申请专利范围第9项所述之电容结构,其中该 第二介电层在与该第一介电层相连接处具有一面 积实质相等于该底面积。 11.如申请专利范围第10项所述之电容结构,其中从 该第二介电层之底面积至顶面积之过渡转换是瞬 变的。 12.如申请专利范围第10项所述之电容结构,其中从 该第二介电层之底面积至顶面积之过渡转换是渐 进式的。 13.如申请专利范围第8项所述之电容结构,其中该 第一介电层至少包括氧化矽。 14.如申请专利范围第8项所述之电容结构,其中该 第二介电层至少包括氮化矽。 15.如申请专利范围第8项所述之电容结构,其中该 第一介电层至少包括氧化矽,且该第一介电层之厚 度约100至800埃,该第二介电层至少包括氮化矽,且 该第二介电层之厚度约100至800埃。 16.如申请专利范围第1项所述之电容结构,其中该 介电层至少包括实质水平之一暴露之表面,该暴露 之表面距该介电层之顶部之高度为约200埃。 17.如申请专利范围第1项所述之电容结构,其中该 介电层至少包括实质水平之一暴露之表面,该暴露 之表面距该介电层之顶部之高度为约100埃。 18.如申请专利范围第1项所述之电容结构,其中该 介电层至少包括一暴露之表面,该暴露之表面具有 至少约0.1 um之一宽度。 19.一种制作一电容结构之方法,至少包括: 提供一第一导电层,该第一导电层具有一第一面积 ; 提供至少一介电层于该第一导电层上; 提供一第二导电层于该介电层上; 图案化该第二导电层与该介电层至一第二面积; 蚀刻该第二导电层至一第三面积,该第三面积小于 该第二面积;以及 蚀刻该介电层,以产生一过渡区域,其中该过渡区 域包括从一顶面积至一底面积之过渡转换。 20.如申请专利范围第19项所述之方法,在该图案化 步骤之后与该蚀刻步骤之前,更至少包括一表面处 理步骤。 图式简单说明: 第1图系绘示习知之金属-绝缘体-多晶矽电容结构 之侧视图。 第2图系绘示根据上述之美国专利申请案第11/074, 523号之金字塔形电容结构之侧视图。 第3图系绘示第2图中之金字塔形之电容结构之透 视图。 第4图系绘示根据本发明一实施例之金字塔形电容 之透视图。 第5图系绘示根据本发明另一实施例之金字塔形电 容之透视图。 第6A图至第6H图系绘示第4图与第5图中之本发明实 施例之金字塔形电容结构之制程结果侧视图。 第7图系绘示根据本发明另一实施例之制程结果侧 视图。 第8图系绘示根据本发明另一实施例之制程结果侧 视图。 |
