半导体装置的制造方法

摘要

提供一种半导体制造方法，在同一半导体衬底上形成EEPROM的存储单元和电容元件时，防止工序数量的增加、降低制造成本。另外，改善电容元件的可靠性，防止存储单元及MOS晶体管等的特性变动。在P型硅衬底1的存储单元形成区域，形成相对于源极区域11左右对称的一对存储单元MC1、MC2，在同P型硅衬底1的电容元件形成区域形成由下部电极17和电容绝缘膜18和上部电极20构成的电容元件CAP。电容元件CAP的下部电极17，通过对用于形成一对存储单元MC1、MC2的控制栅22的多晶硅膜进行构图来形成。

主权项

1.一种半导体装置的制造方法，其特征在于，在半导体衬底上包括存储单元形成区域和电容元件形成区域，具有如下步骤：在存储单元形成区域的半导体衬底上，经由第一绝缘膜形成浮栅的工序；在包括所述浮栅的所述存储单元形成区域以及所述电容元件形成区域的半导体衬底上形成隧道绝缘膜的工序；在所述存储单元形成区域和所述电容元件形成区域的所述隧道绝缘膜上形成第一半导体膜的工序；在所述存储单元形成区域和所述电容元件形成区域的所述第一半导体膜上形成第二绝缘膜的工序；选择性蚀刻所述第一半导体膜及所述第二绝缘膜，在所述电容元件形成区域形成电容元件的下部电极及电容绝缘膜的工序；在所述半导体衬底上的整面，形成第二半导体膜的工序；选择性蚀刻所述第二半导体膜，在所述电容元件形成区域的所述电容绝缘膜上形成和所述下部电极对置的上部电极的工序；及，选择性蚀刻在所述存储单元形成区域残留的所述第二绝缘膜及所述第一半导体膜，形成邻接于所述浮栅的控制栅的工序。