| 发明名称 | 集成电路及形成集成电路的掩模组 | ||
| 摘要 | 本发明提供一种集成电路及形成集成电路的掩模组，该集成电路包括：半导体衬底，其具有第一区；至少一个p型区，在该半导体衬底中，且多个硅锗区形成在该p型区中；至少一个n型区，在该半导体衬底中；其中在该第一区中的所有所述硅锗区具有第一总面积，在该第一区中的所有所述p型区具有第二总面积，在该第一区中的所有所述n型区具有第三总面积；并且其中该第一总面积与该第二及第三总面积的总和的比率约介于5％至50％之间。本发明能够改善硅锗区的厚度均匀性，并且所需的设计改变较少。 | ||
| 申请公布号 | CN101127354A | 申请公布日期 | 2008.02.20 |
| 申请号 | CN200710109024.0 | 申请日期 | 2007.06.12 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 郑光茗;庄学理;孙元成 |
| 分类号 | H01L27/092(2006.01);H01L27/04(2006.01);G03F1/14(2006.01) | 主分类号 | H01L27/092(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 陈晨 |
| 主权项 | 1.一种集成电路，包括：半导体衬底，其具有第一区；至少一个p型区，在该半导体衬底中，且多个硅锗区形成在该p型区中；至少一个n型区，在该半导体衬底中；其中在该第一区中的所有所述硅锗区具有第一总面积，在该第一区中的所有所述p型区具有第二总面积，在该第一区中的所有所述n型区具有第三总面积；以及其中该第一总面积与该第二及第三总面积的总和的比率约介于5％至50％之间。 | ||
| 地址 | 中国台湾新竹市 | ||