互补金属氧化物半导体薄膜晶体管的制造方法

摘要

本发明提供了一种利用数量减少的掩模来制造互补金属氧化物半导体(CMOS)TFT的方法，该方法包括：在基底的整个表面上形成缓冲层；在基底的具有缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的半导体层和第二TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案；利用第二光致抗蚀剂图案作为掩模向第二TFT的源极区和漏极区中注入第一杂质；对第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案；利用第三光致抗蚀剂图案作为掩模向第二TFT中注入第二杂质，以对第二TFT执行沟道掺杂。

主权项

1.一种制造互补金属氧化物半导体薄膜晶体管的方法，所述方法包括：在基底的整个表面上形成缓冲层；在基底的具有所述缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将所述光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案，其中，所述第一光致抗蚀剂图案在将要形成第一薄膜晶体管的半导体层的区域内具有第一厚度，在将要形成第二薄膜晶体管的沟道和轻掺杂漏极区的区域内具有第二厚度，在将要形成所述第二薄膜晶体管的源极区和漏极区的区域内具有第三厚度；利用所述第一光致抗蚀剂图案作为掩模来蚀刻所述多晶硅层，以将所述第一薄膜晶体管的所述半导体层和所述第二薄膜晶体管的半导体层图案化；对所述第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案，其中，已从所述第一光致抗蚀剂图案中去除了具有所述第三厚度的区域；利用所述第二光致抗蚀剂图案作为掩模向所述第二薄膜晶体管的源极区和漏极区中注入第一杂质；对所述第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案，其中，已从所述第二光致抗蚀剂图案中去除了具有所述第二厚度的区域；利用所述第三光致抗蚀剂图案作为掩模向所述第二薄膜晶体管中注入第二杂质，以对所述第二薄膜晶体管执行沟道掺杂。