摘要 |
本发明揭示一种快闪记忆体装置及其操作方法。快闪记忆体装置之阵列系配置于记忆体单元页中,每一页具有基于程式验证中的失败位元侦测之目的而在该页内关联成记忆体单元群组之记忆体单元。例如,此等群组可以对应于该页内的区段。在一程式化操作中,该验证程序决定该页内的每一记忆体单元群组是否具有比一针对该区段的选定忽略位元限制更少之忽略位元。若否,则需要针对该页内未充分程式化的单元进行额外的程式化。藉由针对该页内的多个群组之每一群组施加一失败位元侦测临界,来提高该快闪记忆体中错误校正编码之效率。可以在抹除及软程式化操作中使用一类似的验证及失败位元侦测方法。 |