发明名称 采用电压岛之多处理器系统之功率感知动态排程
摘要 使安置于一晶片上系统(SoC)中之对称式多处理器系统之总功率节省最小化系相依于使用以不同电压运作之电压岛,以使相似电路将因电压差而以明显不同之位准执行。另外,将一对称式多处理器系统之相同处理器核心置于该等电压岛之多者中以使其因电压差而消耗不同操作功率。计算该等处理器核心之执行期间各种任务之每一者所经历之松弛时间并将其制成表格。其后,根据一特定处理器核心之由其操作电压所确定之效能等级及相依于每一任务之对应松弛时间计算,为该特定处理器核心排程每一任务。此种排程将藉由选择一最小功率处理器核心使功率消耗最小化,且仍容许在可用时间内达成完全执行。
申请公布号 TW200809628 申请公布日期 2008.02.16
申请号 TW096100181 申请日期 2007.01.03
申请人 皇家飞利浦电子股份有限公司 发明人 米林德 曼诺哈 库卡尼;奈盖瑞优 布沙
分类号 G06F9/46(2006.01);G06F15/76(2006.01) 主分类号 G06F9/46(2006.01)
代理机构 代理人 陈长文
主权项
地址 荷兰