| 摘要 |
本发明提供一种具有一低电压读取／写入操作的积体电路。该积体电路可包括一处理器（10）与复数个记忆体单元（22），其以列与行来组织并耦合至该处理器（10），其中一列记忆体单元包含一字线与耦合至该字线的所有该等记忆体单元，且其中一行记忆体单元包含一位元线与耦合至该位元线的所有该等记忆体单元。该积体电路可进一步包括一第一电源电压端子（VDD）用于接收一第一电源电压，其中提供该第一电源电压以为该处理器（10）提供电源，且其中在该复数个记忆体单元之一第一存取操作期间提供该第一电源电压（VDD）以为该复数个记忆体单元（22）提供电源。该积体电路可进一步包括一第二电源电压端子（AVDD）用于接收高于该第一电源电压的一第二电源电压，其中在该复数个记忆体单元（22）之一第二存取操作期间提供该第二电源电压以为该复数个记忆体单元（22）提供电源。 |
