多重状态之快取记忆体一致性体系的装置、系统及方法

摘要

本发明的某些实施例提供了快取记忆体一致性的装置、系统、及方法。例如，根据本发明的实施例的装置包含：记忆体，用以储存记忆线；以及快取记忆体控制逻辑，用以将第一快取记忆体一致性状态指定给与第一组件有关之记忆线，并将不同的第二快取记忆体一致性状态指定给与不同的第二组件有关之记忆线。