| 摘要 |
Die Erfindung bezieht sich insbesondere auf einen digitalen Taktteiler mit einem Addierer (5) und einer Taktteilungseinrichtung (1), an der ein erster Takt (clk0) mit einer ersten hohen Frequenz (fin) anliegt und die einen zweiten Takt (clk1) mit einer relativ zur ersten Frequenz (fin) niedrigeren zweiten Frequenz (fout) ausgibt, wobei eine Teilungswert-Teilungseinrichtung (6) ausgebildet ist, einen vom Addierer (5) ausgegebenen Additionswert (i, f) in einen ganzzahligen Wert (i) und einen Fraktionalanteil (f) aufzuteilen, eine Rückkoppelungsstrecke (7; 7, 14) den Fraktionalanteil (f) für eine spätere Addition zum Addierer (5) zurückführt, der Addierer (5) den zurückgeführten Fraktionalanteil (f) auf einen anliegenden Teilungswert (x) aufaddiert und die Taktteilungseinrichtung (1) auf Basis des ganzzahligen Werts (i) gesteuert wird.
|
