| 发明名称 | 提高VC-3和VC-4虚级联延时补偿能力的方法 | ||
| 摘要 | 本发明公开了一种通讯领域中提高VC-3或VC-4虚级联延时补偿能力的方法，首先进行存储设备写入方向的处理：改变时隙编号方法，并将VC-3或VC-4的定位指示信号和SQ值复制给该N条VC-12支路；然后进行存储设备读出方向的处理：分别生成VC-12支路和N个虚拟VC-12支路的读出方向时序、VC-3或VC-4的调整机会位，将N个虚拟VC-12支路作为同一个VCG组的N个成员进行独立处理，并监视读写地址的距离，进行相应处理。本发明提高了对VC-3和VC-4支路的虚级联组的延时补偿能力。所述方法在处理同时有VC-3和VC-12的系统或VC-4和VC-12的系统时，可以最大限度的利用外部RAM的空间。 | ||
| 申请公布号 | CN100369429C | 申请公布日期 | 2008.02.13 |
| 申请号 | CN200410049840.3 | 申请日期 | 2004.06.25 |
| 申请人 | 中兴通讯股份有限公司 | 发明人 | 周炼;杨振力 |
| 分类号 | H04L12/28(2006.01) | 主分类号 | H04L12/28(2006.01) |
| 代理机构 | 北京安信方达知识产权代理有限公司 | 代理人 | 颜涛;王蔚 |
| 主权项 | 1.一种提高VC-3或VC-4虚级联延时补偿能力的方法，其特征在于，在同时有VC-12和VC-3或VC-4的系统中，包括以下步骤：(1)存储设备写入方向的处理：改变时隙编号方法，使得VC-3或VC-4支路成为虚拟独立的N条VC-12支路，并将VC-3或VC-4的定位指示信号和虚级联组成员的顺序标志域SQ值复制给该N条VC-12支路，对该N条VC-12支路按照独立VC-12支路进行处理；(2)存储设备读出方向的处理：分别生成VC-12支路和N个虚拟VC-12支路的读出方向时序、VC-3或VC-4的调整机会位，将VC-12的通道开销位置设置为净荷并在段开销位置安排N个净荷位置，将N个虚拟VC-12支路作为同一个VCG组的成员进行独立处理，并监视读写地址的距离，进行相应处理；其中，在同时有VC-12和VC-3的系统中，所述N的值为21；在同时有VC-12和VC-4的系统中，所述N的值为65。 | ||
| 地址 | 518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦A座6层 | ||