半导体集成电路

摘要

本发明提供半导体集成电路，对于有限的存储资源或者地址资源的分配易于具有灵活性。与PCI总线连接的半导体集成电路具有配置寄存器，依据其中的基地址寄存器(30)的可读写区域(Fv)的大小，来决定该半导体集成电路所分配的地址空间的大小。采用屏蔽电路(31)改变基地址寄存器的可读写区域的大小。可以根据由屏蔽信号指定的屏蔽比特数，可变地设定本地地址空间的大小。例如在使用多个PCI器件的情况，可以选择地减小分配给各器件的存储空间，能够将有限的资源分配给多个PCI器件，与系统构建的情况相对应。

主权项

1.一种半导体集成电路，具有由外部定义资源分配的配置电路，其特征在于，所述配置电路包括：基地址寄存器，具有逻辑值固定的低位侧多比特区和逻辑值可变的高位侧多比特区，并且用于地址空间分配；及限制电路，对所述基地址寄存器的高位侧多比特区，将通过比特数可变而进行的写入或读出，限制在所述固定逻辑值，并且，该限制电路是根据屏蔽控制信息，将所述基地址寄存器的高位侧多比特区的一部分屏蔽为所述固定逻辑值的屏蔽电路；所述半导体集成电路还具有控制所述配置电路的控制电路；所述控制电路在复位解除后的配置周期中控制如下动作，即，将从外部输入的所述固定逻辑值的反转数据，保持在基地址寄存器的逻辑值可变的高位侧多比特区，保持后通过所述屏蔽电路向外部输出所述基地址寄存器所保持的值，向外部输出后，将从外部输入的数据保持在基地址寄存器。