一种VXI总线寄存器基接口

摘要

一种VXI总线寄存器基接口，其特征在于它包括一个单片复杂可编程逻辑器件(CPLD)和外接双口RAM，通过编程设计在单片复杂可编程逻辑器件(CPLD)中形成硬件状态的地址译码电路、中断锁存电路、数据传输/中断处理电路及IO线控制电路；地址译码电路、中断锁存电路、数据传输/中断处理电路及IO线控制电路的连接关系为：地址译码电路接数据传输/中断处理电路，接输入输出引脚；数据传输/中断处理电路接IO线控制电路，接中断锁存电路，接输入输出引脚；中断锁存电路接输入输出引脚；IO线控制电路接输入输出引脚。本发明应用于基于VXI总线的高频地波雷达主机之中，实现与外部设备双向中断、全双工的块数据传输方式，具有结构简单、体积小、价格低、通用性好、通信速率高、灵活性高、调试方便等特点。

主权项

1.一种VXI总线寄存器基接口，它包括一个单片复杂可编程逻辑器件CPLD和外接双口RAM，通过编程设计在单片复杂可编程逻辑器件CPLD中形成硬件状态的地址译码电路、中断锁存电路、数据传输/中断处理电路及IO线控制电路；地址译码电路、中断锁存电路、数据传输/中断处理电路及IO线控制电路的连接关系为：地址译码电路接数据传输/中断处理电路，接输入输出引脚；数据传输/中断处理电路接IO线控制电路，接中断锁存电路，接输入输出引脚；中断锁存电路接输入输出引脚；IO线控制电路接输入输出引脚； 其特征在于：所述的地址译码电路包括地址译码和中断线译码；地址译码包括多个门电路和两个比较器；中断线译码包括多个门电路和1个比较器，输出端有两个或门和2个非门；所述的中断锁存电路包括多个门电路、一个触发器和一个译码器；触发器的数据端D接固定高平，两个信号Clear_IRQ、VXI_Reset经与门后接在7474触发器的清零端；所述的数据传输/中断处理电路按下列流程工作：模件复位后处于初态；当有限状态机FSM收到RES_CS信号时，判断寄存器地址，若允许对该寄存器操作；则进行A16/D16方式的数据传送，同时发出数据应答信号DTACK，否则发出总线错误信号BERR，然后等待DS1、DS0、AS都变高之后，再撤销DTACK或BERR，从而完成一个数传周期，返回初态；当有限状态机FSM收到DPRAM_CS信号时，若双口RAM正忙，则等待，直到DPRAM空闲，再进行A24/D16方式的数据传送，发出数据应答信号DTACK；然后等待DS1、DS0、AS都变高，再撤销DTACK或BERR，完成一个数传周期，返回初态；当有限状态机FSM收到IACK_CS时，有限状态机FSM将本模件的状态和识别码ID送上总线供背板读取，撤销中断请求，同时发出数据应答信号DTACK，然后等待DS1、DS0、AS都变高，再撤销DTACK或BERR，完成一次有效的中断过程，返回初态；所述的IO线控制电路按下列流程工作：模件复位后处于初态，当有限状态机FSM收到RES_CS信号时，判断寄存器地址，若允许输出RESET信号或是输出IRQ信号，则进行相应操作，之后发出数据应答信号DTACK，否则发出总线错误信号BERR；然后等待DS1、DS0、AS都变高之后，再撤销DTACK或BERR，从而完成IO信号的传送，返回初态。