发明名称 |
叠层MCP及其制造方法 |
摘要 |
引线焊接到印刷电路板(21)的半导体芯片(22-1),具有预先形成于其元件形成表面的粘合层(23-1),并具有从粘合层(23-1)的表面露出的凸起(25-1)。在上述半导体芯片(22-1)上层叠另一半导体芯片(22-2),在其间设置粘合层(23-1),并通过引线焊接将另一半导体芯片引线焊接到印刷电路板(21)。同样,在由此获得的半导体结构上顺序层叠至少一个半导体芯片(22-3)以形成叠层MCP。 |
申请公布号 |
CN100369248C |
申请公布日期 |
2008.02.13 |
申请号 |
CN200410058476.7 |
申请日期 |
2004.08.19 |
申请人 |
株式会社东芝 |
发明人 |
田久真也;饭冢和宏;桐谷美佳 |
分类号 |
H01L25/00(2006.01);H01L21/50(2006.01);H01L21/60(2006.01) |
主分类号 |
H01L25/00(2006.01) |
代理机构 |
北京市中咨律师事务所 |
代理人 |
杨晓光;李峥 |
主权项 |
1.一种半导体器件,具有多个层叠并封装的半导体芯片,其特征在于,在多个半导体芯片中包括至少两个半导体芯片,以一个在另一个上设置,并在其间具有间隔层,所述至少两个半导体芯片的每一个包括:粘合层,形成于半导体芯片的元件形成表面上,凸起,形成于半导体芯片上的焊盘上,并从粘合层的表面露出,以及焊接引线,将凸起与形成于印刷电路板上的布线层电连接,以及所述至少两个半导体芯片具有基本相同的尺寸并大于间隔层的尺寸。 |
地址 |
日本东京都 |