| 主权项 |
1.一种动态随机存取记忆体结构,包含: 一具有复数个柱体之基板; 一上导电区,设置于该柱体顶部; 一可储存载子之本体,设置于该上导电区下方之柱 体内; 一下导电区,设置于该本体下方之柱体内; 一闸氧化层,设置于该柱体之侧壁;以及 一闸极结构,设置于该闸氧化层表面。 2.根据请求项1之动态随机存取记忆体结构,其中该 柱体系呈圆柱状。 3.根据请求项1之动态随机存取记忆体结构,其中该 闸氧化层环绕该柱体之侧壁,且该闸极结构环绕该 闸氧化层。 4.根据请求项1之动态随机存取记忆体结构,其中该 上导电区系作为汲极,且该下导电区系作为源极。 5.根据请求项1之动态随机存取记忆体结构,其另包 含一设置于该基板表面之导电层,且该下导电区与 该导电层相连接。 6.根据请求项1之动态随机存取记忆体结构,其另包 含一设置于该基板表面及该柱体底部之氧化层,且 该下导电区系设置该柱体内之氧化层上。 7.根据请求项6之动态随机存取记忆体结构,其另包 含一设置于相邻二柱体间之第一导电区块,用以电 气连接二柱体内之下导电区。 8.根据请求项7之动态随机存取记忆体结构,其中该 第一导电区块具有一顶端,其高于该柱体底部之氧 化层,且该第一导电区块系由多晶矽构成。 9.根据请求项1之动态随机存取记忆体结构,其另包 含一第二导电区块,设置于相邻二柱体之间以电气 连接二柱体之闸极结构。 10.一种动态随机存取记忆体阵列,包含: 复数个记忆胞,以复数行与复数列方式排列设置于 一基板上,各记忆胞包含; 一柱体,设置于该基板上; 一上导电区,设置于该柱体顶部; 一可储存载子之本体,设置于该上导电区下方之柱 体内; 一下导电区,设置于该本体下方之柱体内; 一闸氧化层,设置于该柱体之侧壁;以及 一闸极结构,设置于该闸氧化层表面; 复数条位元线,各位元线耦接一列之记忆胞之上导 电区;以及 复数个字元线,各字元线耦接一行之记忆胞之闸极 结构。 11.根据请求项10之动态随机存取记忆体阵列,其另 包含一第二导电区块,设置于相邻二柱体之间以电 气连接二柱体之闸极结构,且该字元线耦接该第二 导电区块。 12.根据请求项10之动态随机存取记忆体阵列,其中 一预定区块内之记忆胞的下导电区彼此耦接。 13.根据请求项12之动态随机存取记忆体阵列,其另 包含一设置于相邻二柱体间之第一导电区块,用以 电气连接二柱体内之下导电区。 14.根据请求项12之动态随机存取记忆体阵列,其另 包含一设置于该基板表面之导电层,且该下导电区 与该导电层相连接。 15.根据请求项10之动态随机存取记忆体阵列,其中 该闸氧化层环绕该柱体之侧壁,且该闸极结构环绕 该闸氧化层。 16.根据请求项10之动态随机存取记忆体阵列,其中 该上导电区系作为汲极,且该下导电区系作为源极 。 17.一种动态随机存取记忆体结构之制备方法,包含 下列步骤: 形成一下导电区于一半导体基板之中; 去除一预定部分之半导体基板以形成复数个柱体, 其底部低于该下导电区之底面; 形成一第一氧化层于该半导体基板表面及该柱体 内之下导电区下方; 形成一第一导电区块于相邻二柱体之间以电气连 接二柱体内之下导电区; 形成一第二氧化层,其覆盖该第一导电区块; 形成一闸氧化层于该柱体之侧壁; 形成一闸极结构于该闸氧化层表面;以及 形成一上导电区于该柱体之顶部。 18.根据请求项17之动态随机存取记忆体结构之制 备方法,其中形成一下导电区于一半导体基板之中 系进行一布植制程以将离子布植于该半导体基板 之内。 19.根据请求项17之动态随机存取记忆体结构之制 备方法,其中去除一预定部分之半导体基板以形成 复数个柱体包含: 形成一遮罩层于该半导体基板上;以及 进行一蚀刻制程以去除未被该遮罩层覆盖之半导 体基板直到该下导电区下方。 20.根据请求项17之动态随机存取记忆体结构之制 备方法,其中形成一第一氧化层于该半导体基板表 面及该柱体内之导电层下方包含: 形成一环状介电层,其包覆一预定部分之柱体侧壁 ; 进行一热氧化制程以形成该第一氧化层于未被该 环状介电层包覆之柱体内及该半导体基板表面;以 及 去除该环状介电层。 21.根据请求项20之动态随机存取记忆体结构之制 备方法,其中该环状介电层包覆该下导电区之底面 以上之柱体侧壁。 22.根据请求项17之动态随机存取记忆体结构之制 备方法,其中形成一闸极结构于该闸氧化层表面包 含: 形成一多晶矽层于该半导体基板上;以及 进行一非等向性蚀刻制程以形成该闸极结构,其具 有间隙壁之形貌。 23.根据请求项17之动态随机存取记忆体结构之制 备方法,其另包含形成一第二导电区块于二柱体之 间以电气连接二柱体之闸极结构。 24.根据请求项17之动态随机存取记忆体结构之制 备方法,其中形成一上导电区于该柱体之顶部系进 行一布植制程以将离子布植于该柱体之顶部。 25.一种动态随机存取记忆体结构之制备方法,包含 下列步骤: 提供一半导体基板,其具有复数个柱体; 形成一第一氧化层于该半导体基板表面及该柱体 内之导电层下方; 形成一第一导电区块于该柱体之间,该第一导电区 块具有一顶端,其高于该柱体内之氧化层; 形成至少一下导电区于该柱体内之第一氧化层上; 形成一第二氧化层,其覆盖该第一导电区块; 形成一闸氧化层于该柱体之侧壁; 形成一闸极结构于该闸氧化层表面;以及 形成一上导电区于该柱体之顶部。 26.根据请求项25之动态随机存取记忆体结构之制 备方法,其中形成一第一氧化层于该半导体基板表 面及该柱体内之导电层下方包含: 形成一环状介电层,其包覆一预定部分之柱体侧壁 ; 进行一热氧化制程以形成该第一氧化层于未被该 环状介电层包覆之柱体内及该半导体基板表面;以 及 去除该环状介电层。 27.根据请求项25之动态随机存取记忆体结构之制 备方法,其中该第一导电区块系由多晶矽构成,而 形成一下导电区于该柱体内之第一氧化层上系进 行一热处理制程以驱使该第一导电区块内之离子 扩散进入该柱体内以形成该下导电区。 28.根据请求项25之动态随机存取记忆体结构之制 备方法,其中形成一闸极结构于该闸氧化层表面包 含: 形成一多晶矽层于该半导体基板上;以及 进行一非等向性蚀刻制程以形成该闸极结构,其具 有间隙壁之形貌。 29.根据请求项25之动态随机存取记忆体结构之制 备方法,其另包含形成一第二导电区块于二柱体之 间以电气连接二柱体之闸极结构。 30.根据请求项25之动态随机存取记忆体结构之制 备方法,其中形成一上导电区于该柱体之顶部系进 行一布植制程以将离子布植于该柱体之顶部。 图式简单说明: 图1至图6例示本发明第一实例之动态随机存取记 忆体结构; 图7及图8例示本发明第二实施例之动态随机存取 记忆体结构; 图9至图14例示本发明第三实施例之动态随机存取 记忆体结构;以及 图15至图18例示本发明第四实施例之动态随机存取 记忆体结构。 |
