| 主权项 |
1.一种接地层嵌埋线路构造之电路基板,包含: 一第一线路层; 一第一介电层,其系设于该第一线路层之下; 一接地层,其系设于该第一介电层之下,该接地层 系具有至少一镂空部位; 一第二介电层,其系设于该接地层之下;及 至少一嵌埋式导电线路(embedded conductive trace),其系 设于该第一介电层与该第二介电层之间,且该嵌埋 式导电线路系形成于该接地层之镂空部位并与该 接地层电性绝缘。 2.如申请专利范围第1项所述之接地层嵌埋线路构 造之电路基板,其中该第一线路层系包含有复数个 第一排导接指与至少一第二排导接指,其中该第二 排导接指系以一第一导通孔(first via hole)电性连接 至该嵌埋式导电线路。 3.如申请专利范围第2项所述之接地层嵌埋线路构 造之电路基板,其中该第一导通孔系为盲孔。 4.如申请专利范围第2项所述之接地层嵌埋线路构 造之电路基板,其中该第一线路层系包含有复数个 线路,其系连接该些第一排导接指。 5.如申请专利范围第4项所述之接地层嵌埋线路构 造之电路基板,另包含有一防焊层,其系形成于该 第一线路层与该第一介电层上,以覆盖该些线路。 6.如申请专利范围第5项所述之接地层嵌埋线路构 造之电路基板,其中该防焊层系具有一第一开口, 其系显露该些第一排导接指。 7.如申请专利范围第6项所述之接地层嵌埋线路构 造之电路基板,其中该防焊层系另具有一第二开口 ,其系显露该第二排导接指。 8.如申请专利范围第2项所述之接地层嵌埋线路构 造之电路基板,其中该电路基板系定义有一黏晶区 ,该第一线路层之该第二排导接指系相对该些第一 排导接指为较内排,而更加邻近该黏晶区。 9.如申请专利范围第1项所述之接地层嵌埋线路构 造之电路基板,另包含有一电源层,其系设于该第 二介电层之下。 10.如申请专利范围第9项所述之接地层嵌埋线路构 造之电路基板,另包含有一第三介电层与一第二线 路层,该第三介电层系设于该电源层与该第二线路 层之间。 11.如申请专利范围第1项所述之接地层嵌埋线路构 造之电路基板,另包含有一第二线路层,其系设于 该第二介电层之下。 12.如申请专利范围第11项所述之接地层嵌埋线路 构造之电路基板,其另包含有复数个第二导通孔, 其系电性连接该嵌埋式导电线路与该第二线路层 。 13.如申请专利范围第1项所述之接地层嵌埋线路构 造之电路基板,其另包含有复数个第三导通孔,其 系电性连接该第一线路层与该第二线路层。 14.如申请专利范围第1项所述之接地层嵌埋线路构 造之电路基板,其中该第二线路层系包含有复数个 接球垫。 图式简单说明: 第1图:习知半导体封装构造之截面示意图; 第2A至2B图:习知适用于半导体封装构造之电路基 板之截面示意图; 第3图:习知电路基板之上表面之局部示意图; 第4图:依本发明之一具体实施例,一种接地层嵌埋 线路构造之电路基板之局部截面示意图; 第5图:依本发明之一具体实施例,该电路基板之上 表面之局部示意图;及 第6图:依本发明之一具体实施例,该电路基板之接 地层在嵌埋式导电线路处之局部示意图。 |
