| 发明名称 |
形成积体电路方法 |
| 摘要 |
一种形成一积体电路的方法包括：于一半导体基板表面上界定多个突出部分，所述突出部分具有一最小高度；于所述基板表面上方提供一图样层；从顶定基板部分移除部分所述图样层；执行一离子植入程序，使所述离子相对于所述基板表面的一角度小于90度，其中所述离子是由所述图样层与所述突出部分所终止，从而所述预定基板部分是以所述离子所掺杂；以及移除所述图样层。 |
| 申请公布号 |
TW200807574 |
申请公布日期 |
2008.02.01 |
| 申请号 |
TW096121607 |
申请日期 |
2007.06.14 |
| 申请人 |
奇梦达股份有限公司 |
发明人 |
托比雅思 蒙诺;法兰克 雅库鲍斯基;赫尔曼 萨克舍;拉斯 福尔克尔;克劳斯 迪特尔 莫尔哈德;迪特马 亨克 |
| 分类号 |
H01L21/336(2006.01);H01L21/265(2006.01);H01L21/8242(2006.01) |
主分类号 |
H01L21/336(2006.01) |
| 代理机构 |
|
代理人 |
蔡清福 |
| 主权项 |
|
| 地址 |
德国 |
