| 主权项 |
1.一种积体电路装置,包括: 一逻辑核心; 一输入/输出单元;以及 一测试电路,耦接于该逻辑核心以及该输入/输出 单元之间,用以产生一模拟信号,并将该模拟信号 提供予该输入/输出单元,然后撷取该输入/输出单 元所输出的资料,再根据所撷取到的资料与该模拟 信号比较的结果,判断该输入/输出单元是否发生 异常,当该输入/输出单元发生异常时,该测试电路 输出一异常信号。 2.如申请专利范围第1项所述之积体电路装置,其中 该测试电具有型样产生器,用以产生该模拟信号。 3.如申请专利范围第2项所述之积体电路装置,其中 该模拟信号具有不同的连续资料。 4.如申请专利范围第3项所述之积体电路装置,其中 该模拟信号重覆不同的连续资料。 5.如申请专利范围第2项所述之积体电路装置,其中 该型样产生器具有一计数电路。 6.如申请专利范围第1项所述之积体电路装置,其中 该测试电路具有一测试逻辑,用以判断该输入/输 出单元是否发生异常。 7.如申请专利范围第6项所述之积体电路装置,其中 该测试逻辑比较该输入/输出单元的输入及输出的 信号。 8.如申请专利范围第7项所述之积体电路装置,其中 当该输入/输出单元的输入信号不等于输出的信号 时,则该测试逻辑输出该异常信号,用以表示该输 入/输出单元发生异常。 9.如申请专利范围第8项所述之积体电路装置,其中 该测试电路更包括一暂存器,用以暂存该异常信号 。 10.如申请专利范围第9项所述之积体电路装置,其 中当该暂存器储存该异常信号时,该测试逻辑接收 该暂存器所储存的该异常信号,并输出该异常信号 。 11.如申请专利范围第1项所述之积体电路装置,其 中该测试电路更包括一多工电路,用以控制该输入 /输出单元接收来自该逻辑核心的信号、或是接收 来自该测试电路的模拟信号。 12.一种测试方法,用以测试一积体电路装置的一输 入/输出单元,该测试方法包括: 致能一型样产生器,用以产生一模拟信号; 切换一信号路径,使得该输入/输出单元接收该模 拟信号; 储存该输入/输出单元所接数之模拟信号; 撷取该输入/输出单元内所输出的信号; 比较该模拟信号与该输入/输出单元所输出的信号 ; 根据比较结果,判断该输入/输出单元是否异常;以 及 当该输入/输出单元异常时,输出一异常信号。 13.如申请专利范围第12项所述之测试方法,其中该 模拟信号包括一不同的连续资料。 14.如申请专利范围第12项所述之测试方法,其中致 能该型样产生器的步骤包括,致能一计数电路。 15.一种积体电路装置,包括: 一逻辑核心; 一第一及第二输入/输出单元; 一第一及第二测试电路; 其中,该第一测试电路耦接该逻辑核心及该第一输 入/输出单元,该第一测试电路储存输入至该第一 输入/输出单元的一第一模拟信号,并接收该第一 输入/输出单元的输出信号,根据该第一模拟信号 与该第一输入/输出单元的输出信号的比较结果, 决定是否输出一第一异常信号; 其中,该第二测试电路耦接该逻辑核心及该第二输 入/输出单元,该第二测试电路储存输入至该第二 输入/输出单元的一第二模拟信号,并接收该第二 输入/输出单元的输出信号,根据该第二模拟信号 与该第二输入/输出单元的输出信号的比较结果, 决定是否输出一第二异常信号;以及 一异常侦测电路,耦接该第一及第二测试电路,当 该第一或第二异常信号被输出时,输出一装置异常 信号。 16.如申请专利范围第15项所述之积体电路装置,其 中该第一测试电路具有一第一型样产生器,用以产 生该第一模拟信号。 17.如申请专利范围第16项所述之积体电路装置,其 中该第二测试电路具有一第二型样产生器,用以产 生该第二模拟信号。 图式简单说明: 第1图显示积体电路装置之方块图。 第2图积体电路装置的详细方块图。 第3图显示内建自我测试电路的详细示意图。 第4图显示计数电路30的一可能实施例。 第5图显示计数电路30之时序图。 第6图显示测试逻辑之一实施例。 |
