| 主权项 |
1.一种半导体元件的制造方法,包括: 在一基底上形成一闸介电层; 在该闸介电层上形成多数个闸极结构,其中每一该 些闸极结构具有一堆叠结构与一间隙壁,而该堆叠 结构包括一闸极导体层与一顶盖层,该间隙壁由该 堆叠结构侧壁起依序包括一第一间隙壁介电层与 一第二间隙壁介电层; 在该基底上方形成一阻障层,顺应性地覆盖住该些 闸极结构与该闸介电层; 于该阻障层上形成一介电层; 进行一自行对准接触窗蚀刻制程,以于相邻二该些 闸极结构之间的该介电层中形成暴露出该基底表 面的一接触窗开口,其中该自行对准接触窗蚀刻制 程会移除部分的该介电层、该阻障层、该顶盖层 、该闸介电层与该间隙壁,而于该第二间隙壁介电 层中形成一凹槽;以及 进行一选择性磊晶成长步骤,于该接触窗开口底部 之该基底表面往上成长一磊晶矽层,以形成一接触 窗,且于该凹槽处会形成有一空隙。 2.如申请专利范围第1项所述之半导体元件的制造 方法,其中该第一间隙壁介电层的材质包括氮化矽 。 3.如申请专利范围第1项所述之半导体元件的制造 方法,其中该第二间隙壁介电层的材质包括氧化矽 。 4.如申请专利范围第1项所述之半导体元件的制造 方法,其中该阻障层的材质包括氮化矽。 5.如申请专利范围第1项所述之半导体元件的制造 方法,其中该间隙壁的形成方法,包括: 在该基底上方依序形成一第一间隙壁材料层与一 第二间隙壁材料层,顺应性地覆盖住该些堆叠结构 与该闸介电层; 移除部分的该第二间隙壁材料层,至曝露出该第一 间隙壁材料层表面;以及 移除未被该第二间隙壁材料层覆盖的该第一间隙 壁材料层,直至曝露出该闸介电层表面。 6.如申请专利范围第1项所述之半导体元件的制造 方法,其中于该些接触窗开口形成之后,更包括进 行一前处理步骤。 7.一种半导体元件的制造方法,包括: 提供一基底,该基底具有一记忆胞区与一周边电路 区; 在该基底上形成一闸介电层; 在该基底上方形成多数个堆叠结构,其中每一该些 堆叠结构包括一闸极导体层与一顶盖层; 在该记忆胞区之每一该些堆叠结构侧壁形成一第 一间隙壁,以及 在该周边电路区之每一该些堆叠结构侧壁形成一 第二间隙壁,其中该第一间隙壁由每一该些堆叠结 构侧壁起依序包括一第一间隙壁介电层与一第二 间隙壁介电层,该第二间隙壁由每一该些堆叠结构 侧壁起依序包括一第三间隙壁介电层、一第四间 隙壁介电层与一第五间隙壁介电层; 在该基底上方形成一阻障层,顺应性地覆盖住该些 堆叠结构、该第一间隙壁、该第二间隙壁与该闸 介电层; 于该阻障层上形成一介电层; 进行一自行对准接触窗蚀刻制程,以于该记忆胞区 之相邻二该些堆叠结构之间的该介电层中形成暴 露出该基底表面的一接触窗开口,其中该自行对准 接触窗蚀刻制程会移除部分的该介电层、该阻障 层、该顶盖层、该闸介电层与该第一间隙壁,而于 该第二间隙壁介电层中形成一凹槽;以及 进行一选择性磊晶成长步骤,于该接触窗开口底部 之该基底表面往上成长一磊晶矽层,以形成一接触 窗,且于该凹槽处会形成有一空隙。 8.如申请专利范围第7项所述之半导体元件的制造 方法,其中该第一间隙壁介电层与该第三间隙壁介 电层的材质包括氮化矽。 9.如申请专利范围第7项所述之半导体元件的制造 方法,其中该第二间隙壁介电层的材质包括氧化矽 。 10.如申请专利范围第7项所述之半导体元件的制造 方法,其中该第四间隙壁介电层与该第五间隙壁介 电层的材质包括氧化矽。 11.如申请专利范围第7项所述之半导体元件的制造 方法,其中该阻障层的材质包括氮化矽。 12.如申请专利范围第7项所述之半导体元件的制造 方法,其中该第一间隙壁与该第二间隙壁的形成方 法,包括: 在该基底上方依序形成一第一间隙壁材料层与一 第二间隙壁材料层,顺应性地覆盖住该些堆叠结构 与该闸介电层; 移除该记忆胞区的该第二间隙壁材料层,至曝露出 该第一间隙壁材料层表面; 形成一第三间隙壁材料层,顺应性地覆盖住该第一 间隙壁材料层与该第二间隙壁材料层; 移除部分该第三间隙壁材料层与部分该第二间隙 壁材料层,至曝露出该第一间隙壁材料层表面;以 及 移除未被该第三间隙壁材料层覆盖的该第一间隙 壁材料层,直至曝露出该闸介电层表面。 13.如申请专利范围第7项所述之半导体元件的制造 方法,其中于该些接触窗开口形成之后,更包括进 行一前处理步骤。 14.一种半导体元件的制造方法,包括: 在一基底上形成一第一闸极结构与一第二闸极结 构,其中该第一闸极结构与该第二闸极结构各具有 一闸极导体层、形成于该闸极导体层之侧壁上之 一第一间隙壁介电层,以及形成于该第一间隙壁介 电层上之一第二间隙壁介电层; 在该基底上方形成一阻障层,顺应性地覆盖住该第 一闸极结构与该第二闸极结构; 于该阻障层上形成一介电层; 移除该第一闸极结构与该第二闸极结构间的该介 电层与该阻障层,直到暴露出该基底之一表面,以 于该第一闸极结构与该第二闸极结构之间形成一 开口,并且移除位于该第一闸极结构与该第二闸极 结构之间的部分该第一间隙壁介电层、部分该第 二间隙壁介电层与部分该阻障层,而于该第一间隙 壁介电层与该阻障层之间形成一凹槽,其中该第二 间隙壁介电层之移除率大于该第一间隙壁介电层 与该阻障层之移除率;以及 进行一选择性磊晶成长步骤,于该开口中的该基底 之该表面往上成长一磊晶矽层且不填满该凹槽,以 于该凹槽处形成一空隙。 15.如申请专利范围第14项所述之半导体元件的制 造方法,其中该第一间隙壁介电层的材质包括氮化 矽。 16.如申请专利范围第14项所述之半导体元件的制 造方法,其中该第二间隙壁介电层的材质包括氧化 矽。 17.如申请专利范围第14项所述之半导体元件的制 造方法,其中该阻障层的材质包括氮化矽。 18.如申请专利范围第14项所述之半导体元件的制 造方法,其中于进行该选择性磊晶成长步骤之前, 更包括进行一前处理步骤。 图式简单说明: 图1A至图1D为依照本发明一实施例所绘示的半导体 元件的制造方法之流程剖面示意图。 图2A至图2C为依照本发明一实施例所绘示的半导体 元件的间隙壁之制造流程剖面示意图。 图3A至图3B为依照本发明另一实施例所绘示的半导 体元件的制造方法之流程剖面示意图。 图4A至图4D为依照本发明另一实施例所绘示的半导 体元件的间隙壁之制造流程剖面示意图。 |
