| 主权项 |
1.一种避免自一基底移除一半导体监视图形之方 法,包含: 形成一第一结构及一监视结构于一基底上; 形成一材料层覆盖该监视结构;以及 移除该第一结构之一部份,以形成一微机电系统, 而不移除该监视结构;其方法藉由利用该材料层做 为一蚀刻保护层,以在该第一结构部分被移除时, 避免该监视结构自基底移除。 2.如申请专利范围第1项所述避免自一基底移除一 半导体监视图形之方法,其中该第一结构系包含一 牺牲层及一结构层。 3.如申请专利范围第2项所述避免自一基底移除一 半导体监视图形之方法,其中移除该第一结构之一 部份步骤系移除该牺牲层。 4.如申请专利范围第3项所述避免自一基底移除一 半导体监视图形之方法,其中移除该第一结构之一 部份之步骤系包含使用一湿蚀刻制程。 5.如申请专利范围第4项所述避免自一基底移除一 半导体监视图形之方法,其中该湿蚀刻制程具有一 对牺牲层之蚀刻率大于一对结构层之蚀刻率。 6.如申请专利范围第1项所述避免自一基底移除一 半导体监视图形之方法,其中该监视结构系包含一 牺牲层及一结构层。 7.如申请专利范围第6项所述避免自一基底移除一 半导体监视图形之方法,其中该第一结构系包含系 包含该牺牲层及该结构层。 8.如申请专利范围第6项所述避免自一基底移除一 半导体监视图形之方法,其中该监视结构之该结构 层不固定于该基底。 9.如申请专利范围第1项所述避免自一基底移除一 半导体监视图形之方法,其中该形成一材料层之步 骤系包含形成一牺牲层或一结构层。 10.如申请专利范围第1项所述避免自一基底移除一 半导体监视图形之方法,其中形成一材料层覆盖该 监视结构之步骤系使用一光罩进行微影制程,该光 罩包含一清晰区域及一黑暗区域;该黑暗区域避免 该监视结构曝光,以形成该材料层覆盖该监视结构 ;以及当该第一结构部分被移除时,避免监视结构 自基底移除。 11.如申请专利范围第10项所述避免自一基底移除 一半导体监视图形之方法,其中该黑暗区域系配置 在该光罩之一划线区域内或一测试键区域内。 12.如申请专利范围第10项所述避免自一基底移除 一半导体监视图形之方法,其中该材料层覆盖该第 一结构及监视结构后,于曝光制程中使用该光罩。 图式简单说明: 第1图系绘出一先前技术微机电系统(MEMS)装置之剖 面示意图。 第2A至2E图系绘出形成微机电系统(MEMS)装置步骤之 剖面示意图。 第2F图系绘出使用光罩进行微影制程例子形成第2D 图中的结构示意图。 |
