| 发明名称 | 集成电路及其制造集成电路的方法 | ||
| 摘要 | 本发明是有关于一种集成电路及其制造集成电路的方法，在本发明的部分实施例中，当蚀刻介电层以形成晶体管中一源极/漏极区(160)的自对准接触窗，在顶部的非共形(non－conformal)第一层(101)将保护栅极结构(220)，其中该非共形层可为硅层且其在栅极结构上的厚度是大于其在源极/漏极区上的厚度。另一第一介电层(102)将隔离硅层与栅极结构。当蚀刻源极/漏极区上的非共形结构层时，栅极结构的顶部可能会被蚀刻，但是因为较厚的非共形层将保护栅极结构不被蚀刻。本发明以一较厚的非共形层保护栅极结构，而当蚀刻源极/漏极区上的非共形结构层时，栅极结构将不被蚀刻，非常适于实用。 | ||
| 申请公布号 | CN101114645A | 申请公布日期 | 2008.01.30 |
| 申请号 | CN200710106751.1 | 申请日期 | 2007.06.15 |
| 申请人 | 茂德科技股份有限公司（新加坡子公司） | 发明人 | 丁逸 |
| 分类号 | H01L27/02(2006.01);H01L23/522(2006.01);H01L21/82(2006.01);H01L21/768(2006.01) | 主分类号 | H01L27/02(2006.01) |
| 代理机构 | 北京中原华和知识产权代理有限责任公司 | 代理人 | 寿宁;张华辉 |
| 主权项 | 1.一种集成电路，其特征在于其包括：一或多个栅极结构，各该栅极结构是包含至少一导电栅极；一或多个第一源极/漏极区，各该第一源极/漏极区是与该一或多个栅极结构的至少一者的侧壁邻接；一第一介电层，覆盖各该栅极结构；一第一层，包含硅且覆盖各该栅极结构的顶部，该第一层与各该导电栅极是以该第一介电层隔开；一第二介电层，覆盖各该栅极结构且具有穿越其中之一或多个开口，各该开口是置于该等第一源极/漏极区的一个别第一源极/漏极区上方；以及一或多个导电接触窗，各该导电接触窗的至少一部分是设置于该一或多个开口的一个别开口内，各该接触窗是与该个别第一源极/漏极区在该开口中电性连接，各该接触窗是与各该接触相邻的栅极结构的各该导电栅极相隔离。 | ||
| 地址 | 新加坡ODC城 | ||