发明名称 |
标准组件集成电路的布局架构及其形成方法以及数字系统 |
摘要 |
本发明为一种标准组件集成电路的布局架构及其形成方法以及数字系统。该布局架构包含一基底,多个第一电源线设于基底之上,每一第一电源线耦接到一电源,相邻的两条第一电源线耦接到二个电源。一填空电容设于至少三个相邻的第一电源线下,且耦接到第一与第二电源。填空电容具有第一与第二MOS电容。第一MOS电容形成有一第一栅,第一栅与一第一主动区中的一第一基体相重叠,第一栅耦接到第一电源,第一基体耦接到第二电源。第二MOS电容形成有一第二栅,第二栅与一第二主动区中的一第二基体相重叠,第二栅耦接到第二电源,第二基体耦接到第一电源。至少三个相邻的第一电源线中的一中间第一电源线至少横跨过第一主动区与第二主动区其中之一。 |
申请公布号 |
CN101114644A |
申请公布日期 |
2008.01.30 |
申请号 |
CN200710006999.0 |
申请日期 |
2007.02.01 |
申请人 |
联发科技股份有限公司 |
发明人 |
刘典岳;彭秀珍 |
分类号 |
H01L27/02(2006.01);H01L21/82(2006.01);G06F17/50(2006.01) |
主分类号 |
H01L27/02(2006.01) |
代理机构 |
北京三友知识产权代理有限公司 |
代理人 |
任默闻 |
主权项 |
1.一种布局架构,用于具有多个电路组件的一标准组件集成电路,其特征是,所述的电路组件排成一数组,所述的布局架构包含有:一基底;数个第一电源线,设于所述的基底之上,每一第一电源线耦接到一电源并延伸于所述的电路组件上,其中,相邻的两条第一电源线耦接到不一样的二电源;以及一填空电容,设于至少三个相邻的第一电源线下,且耦接到第一与第二电源,其中,该填空电容具有第一与第二MOS电容,该第一MOS电容形成有一第一栅,该第一栅与一第一主动区中的一第一基体相重叠,该第一栅耦接到所述的第一电源,该第一基体耦接到所述的第二电源,所述的第二MOS电容形成有一第二栅,该第二栅与一第二主动区中的一第二基体相重叠,该第二栅耦接到所述的第二电源,该第二基体耦接到所述的第一电源;其中,所述的至少三个相邻的第一电源线中的一中间第一电源线至少横跨过所述的第一主动区与所述的第二主动区其中之一。 |
地址 |
台湾省新竹科学工业园区 |