| 主权项 |
1.一种乘累加装置，其特征在于包括：预译码单元模块(10)、部分积产生单元模块(20)、Wal lace树型加法单元模块(30)、累加单元模块(40)和最终结果单元模块(50)，所述预译码单元模块(10)、部分积产生单元模块(20)、Wallace树型加法单元模块(30)、累加单元模块(40)和最终结果单元模块(50)按顺序依次连接；所述预译码单元模块(10)包括多位乘数输入模块(101)、多位被乘数输入模块(102)、多位乘累加算法选择器模块(104)、平方标志位模块(105)、乘法数据类型标志位模块(106)和预译码逻辑模块(103)，多位乘数输入模块(101)、多位被乘数输入模块(102)、多位乘累加算法选择器模块(104)、平方标志位模块(105)、乘法数据类型标志位模块(106)分别连接至预译码逻辑模块(103)；所述多位乘累加算法选择器模块(104)用于选择当前的运算为乘法运算还是乘累加运算，同时选择参与运算乘数和被乘数的符号类型，以及当前运算结构是否需要舍入；所述平方标志位模块(105)用于选择当前运算是否是平方乘法或乘累加；所述乘法数据类型标志位模块(106)用于选择当前的乘数和被乘数的数据类型；所述预译码逻辑模块(103)的作用是，根据MF、SQUARE、MODE信号的指示输出参与乘法操作的多位数据，同时输出它们的符号类型位；其中多位乘累加算法功能信号MF用于选择当前的运算为乘法运算还是乘累加运算，同时选择参与运算乘数和被乘数的符号类型，以及当前运算是否需要舍入；一位平方标志信号SQUARE用于判断当前运算是平方运算还是乘累加；乘法数据类型标志信号MODE用于选择当前的乘数和被乘数的数据类型。 |
