发明名称 字符译码器及存储器装置
摘要 一种字符译码器,适用于存储器装置,用以驱动存储器数组中的字符线。此字符译码器包括第一电路、第二电路、缓冲电路以及电压提升装置。第一电路受第一电源线供电,且具有两反相的第一节点及第二节点,而第二节点耦接字符线。第二电路受第二电源线供电,并接收对应字符线的字符线选择信号。缓冲电路具有第一MOS晶体管,第二MOS晶体管以及第三MOS晶体管。电压提升装置控制第一MOS晶体管及第二MOS晶体管的栅极。当存储器数组于清除周期时,第一电源线提供第一电压,第二电源提供第二电压,电压提升装置提供第三电压至第一及第二MOS晶体管的栅极,且第一电压大于第三电压,第三电压大于第二电压。
申请公布号 CN100364012C 申请公布日期 2008.01.23
申请号 CN200410101757.6 申请日期 2004.12.22
申请人 台湾积体电路制造股份有限公司 发明人 郭政雄
分类号 G11C16/08(2006.01);G11C8/10(2006.01) 主分类号 G11C16/08(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 李强
主权项 1.一种字符译码器,适用于一存储器装置,用以驱动一存储器数组中的一字符线,其特征在于,包括:一第一电路,受一第一电源线供电,具有两反相的第一节点及第二节点,其中该第二节点耦接该字符线;一第二电路,受一第二电源线供电,用以接收对应该字符线的一字符线选择信号;一缓冲电路,具有一第一MOS晶体管,一第二MOS晶体管以及一第三MOS晶体管,该第一MOS晶体管的两源漏极分别耦接该第一节点及该第二电路,该第二MOS晶体管的一源漏极耦接该第二节点,该第二MOS晶体另一源漏极耦接该第三MOS晶体管于一第三节点,该第三MOS晶体管的两源漏极分别耦接至该第三节点及一接地线,且该第三MOS晶体管的栅极耦接该第二电路;以及一电压提升装置,用以控制该第一MOS晶体管及该第二MOS晶体管的栅极;其中,当该存储器数组于一清除周期时,该第一电源线提供一第一电压,该第二电源提供一第二电压,该电压提升装置提供一第三电压至该第一及第二MOS晶体管的栅极,且该第一电压大于该第三电压,该第三电压大于该第二电压。
地址 台湾省新竹科学工业园区