| 主权项 |
1.一种根据快取填充缓冲器敲击以预取还之处理 器,包含: 一快取填充缓冲器,具有复数个填充缓冲器项目位 置;及 一预取还器,回应来自第一位址之资料需要之指令 ,产生一请求以自第二位址预取还资料,如果该快 取填充缓冲器包括在对应该第一位址之复数个填 充缓冲器项目位置的其中之一中之项目。 2.如申请专利范围第1项之处理器,其中该第二位址 比该第一位址大了欲藉由该快取填充缓冲器填充 之快取之线尺寸。 3.如申请专利范围第1项之处理器,进一步包含一预 取还伫列以储存该第二位址直到发布该请求。 4.如申请专利范围第3项之处理器,进一步包含一逻 辑以决定是否符合发布预取还请求之条件,且如果 符合该条件,则发布该请求。 5.如申请专利范围第3项之处理器,进一步包含一逻 辑,如果该复数个填充缓冲器项目位置的其中之一 为空的,则发布该请求。 6.如申请专利范围第3项之处理器,进一步包含一逻 辑,如果该复数个填充缓冲器项目位置中不超过P 个被填充以一预取还请求,则发布该请求,其中P小 于该填充缓冲器项目位置之数目。 7.如申请专利范围第3项之处理器,进一步包含: 一暂存器,储存一组态参数L;及 一逻辑,如果该复数个填充缓冲器项目位置中至少 L个为空的,则发布该请求。 8.如申请专利范围第3项之处理器,进一步包含: 一暂存器,储存一组态参数P;及 一逻辑,如果该复数个填充缓冲器项目位置中不超 过P个被填充以一预取还请求,则发布该请求。 9.如申请专利范围第3项之处理器,进一步包含一逻 辑,如果一快取埠是闲置的,则发布该请求至该快 取埠。 10.如申请专利范围第3项之处理器,进一步包含一 逻辑,如果复数个快取埠的其中之一是闲置的,则 发布该请求至该复数个快取埠的其中之一。 11.如申请专利范围第10项之处理器,其中该复数个 埠的其中之一为储存埠。 12.如申请专利范围第3项之处理器,其中该预取还 伫列为一先进先出预取还伫列。 13.如申请专利范围第3项之处理器,进一步包含: 一外部滙流排伫列,具有复数个滙流排伫列项目位 置; 一暂存器,储存一组态参数X;及 一逻辑,如果该复数个滙流排伫列项目位置中至少 X个为空的,则发布该请求。 14.如申请专利范围第1项之处理器,进一步包含一 组态参数,以指示该预取还资料是否被载入藉由该 快取填充缓冲器填充之快取中。 15.一种根据快取填充缓冲器敲击以预取还之处理 器,包含: 一快取填充缓冲器,具有复数个填充缓冲器项目位 置; 一暂存器,储存一组态参数N;及 一预取还器,回应来自第一位址之资料需要之第N 个指令,产生一请求以自第二位址预取还资料,如 果该快取填充缓冲器包括在对应该第一位址之复 数个填充缓冲器项目位置的其中之一中之项目。 16.一种根据快取填充缓冲器敲击以预取还之系统, 包含: 一动态随机存取记忆体; 一第二阶快取,耦合至该动态随机存取记忆体; 一第一处理器,耦合至该第二阶快取,包含: 一第一快取填充缓冲器,具有一第一复数个填充缓 冲器项目位置以填充第一个第一阶快取;及 一第一预取还器,回应该第一处理器对来自第一位 址的资料需要,产生一第一请求以自第二位址预取 还资料,如果该第一快取填充缓冲器包括对应该第 一位址之该第一复数个填充缓冲器项目位置的其 中之一中之项目;及一第二处理器,耦合至该第二 阶快取,包含: 一第二快取填充缓冲器,具有第二复数个填充缓冲 器项目位置以填充一第二个第一阶快取;及 一第二预取还器,回应该第二处理器对来自第三位 址之资料需要,产生一第二请求以自第四位址预取 还资料,如果该第二快取填充缓冲器包括对应该第 三位址之该第二复数个填充缓冲器项目位置的其 中之一中之项目。 17.如申请专利范围第16项之系统,其中: 该第一处理器亦包含一第一预取还伫列以储存该 第二位址,直到发布该第一请求;及 该第二处理器亦包含一第二预取还伫列以储存该 第四位址,直到发布该第二请求。 18.如申请专利范围第17项之系统,其中该第二阶快 取,该第一处理器,以及该第二处理器皆位于一单 一矽晶片上。 19.如申请专利范围第18项之系统,其中: 该单一矽晶片进一步包含: 一外部滙流排伫列,具有复数个滙流排伫列项目位 置;及 该第一处理器亦包含: 一第一暂存器,储存一第一组态参数X1;及 一第一逻辑,如果该些复数个滙流排伫列项目位置 中至少X1个为空的,则发布该第一请求;及 该第二处理器亦包含: 一第二暂存器,储存一第二组态参数X2;及 一第二逻辑,如果该些复数个滙流排伫列项目位置 中至少X2个为空的,则发布该第二请求。 20.一种根据快取填充缓冲器敲击以预取还之方法, 包含: 接收来自第一位址之资料需要之指令;及 如果对应于该第一位址之项目储存于一快取填充 缓冲器中,则产生一请求以自第二位址预取还资料 。 21.如申请专利范围第20项之方法,其中该第二位址 比该第一位址大了自该快取填充缓冲器所填充之 快取之线尺寸。 22.如申请专利范围第20项之方法,进一步包含: 储存该请求于一预取还伫列,直到发布该请求; 决定是否符合发布预取还请求之条件;及 如果该符合该条件,则发布该请求。 23.如申请专利范围第22项之方法,其中决定是否符 合该条件包含:决定一快取埠是否闲置,决定该快 取填充缓冲器中之该空项目数目,决定分配至预取 还请求之快取填充缓冲器项目之数目,决定于一外 部滙流排伫列之空项目数目,以及决定由该快取填 充缓冲器填充之该快取是否可接受该请求的至少 其中之一。 图式简单说明: 第1图绘示一处理器实施例,含有根据填充缓冲器 敲击以预取还之电路。 第2图绘示一系统实施例,乃使用根据填充缓冲器 敲击以预取还之技术。 第3图绘示根据填充缓冲器敲击以预取还之方法之 一实施例。 |
