| 发明名称 | 半导体装置、DRAM集成电路装置及其制造方法 | ||
| 摘要 | 一种具有多层布线结构的半导体装置，包括：第1导电区域；在相对所述基板位于比所述第1导电区域高的位置上具有上面的第2导电区域；覆盖所述第1和第2导电区域的绝缘膜；在所述绝缘膜中形成使所述第2导电区域露出的布线槽；在所述绝缘膜中形成为使所述第1导电区域露出的触点孔；填充所述布线槽和所述触点孔的布线图形，所述布线图形的上面与所述绝缘膜的上面一致。 | ||
| 申请公布号 | CN100362646C | 申请公布日期 | 2008.01.16 |
| 申请号 | CN200380100717.3 | 申请日期 | 2003.12.25 |
| 申请人 | 富士通株式会社 | 发明人 | 江间泰示 |
| 分类号 | H01L21/768(2006.01);H01L27/108(2006.01);H01L21/8242(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 李辉 |
| 主权项 | 1.一种半导体装置，该半导体装置在基板上具有多层布线结构，其特征在于，该半导体装置包括：第1导电区域；在相对所述基板位于比所述第1导电区域高的位置上具有上面的第2导电区域；覆盖所述第1和第2导电区域的绝缘膜；在所述绝缘膜中横穿所述第2导电区域，并在该横穿部分露出所述第2导电区域的布线槽；在所述绝缘膜中形成为使所述第1导电区域露出的触点孔；和填充所述布线槽和所述触点孔的布线图形，其中，所述布线图形的上面与所述绝缘膜的上面一致。 | ||
| 地址 | 日本神奈川县川崎市 | ||