非易失性存储器单元集成电路及其制造方法

摘要

本发明是有关于一种非易失性存储器单元集成电路及其制造方法，该非易失性存储器单元集成电路具有一变化沟道区界面，例如一举升的源极与漏极或一凹入沟道区。

主权项

1.一种非易失性存储器单元集成电路，包含：一非易失性存储器阵列，其包含多行，各该行包含排列成一串列的多个非易失性存储器单元，以使在该串列中的该些非易失性存储器单元的一子集合经由在该串列中的其他非易失性存储器单元而电连接至一位线，各该非易失性存储器单元包含：一电荷储存结构，用来储存电荷以控制由非易失性存储器单元集成电路储存的一逻辑状态；一源极与一漏极区，以一沟道区分离；一个或多个介电结构，其至少部分位于该电荷储存结构与该沟道区之间，且至少部分位于该电荷储存结构与一栅极电压源之间，其中：其中，对于各该非易失性存储器单元阵列的各该非易失性存储器单元，一介面分离该一个或多个介电结构的一部分与该沟道区，且该介面的一第一端结束于该源极区的中间部分，而该介面的一第二端结束于该漏极区的中间部分。