| 主权项 |
1.一种快闪记忆体装置,包含: 一第一组浮置闸,系包含形成于一底材之上的闸极 氧化层之上的一复数个第一浮置闸,该第一组浮置 闸系使用具有一最小线宽之一选择性微影制程; 一第二组浮置闸,系包含一复数个第二浮置闸,其 中该等第一浮置闸与该等第二浮置闸系连续沉积, 每一该等第二浮置闸系沉积于每一该等第一浮置 闸之间; 一复数个间隙壁,每一该等间隙壁系沉积于各相邻 的该第一浮置闸与该第二浮置闸之间;以及 一复数个控制闸,系连结该等浮置闸,其中该等间 隙壁及/或该等第二浮置闸具有较该最小线宽更小 的宽度。 2.如申请专利范围第1项所述之快闪记忆体装置,其 中至少一些该等控制闸之一宽度小于该最小线宽 。 3.如申请专利范围第2项所述之快闪记忆体装置,其 中该等间隙壁之一高度大于该等第一浮置闸与该 等第二浮置闸,并且该等控制闸系至少部分沉积于 该等第一浮置闸与该等第二浮置闸之上与该等间 隙壁之间。 4.如申请专利范围第3项所述之快闪记忆体装置,更 包含: 一介电层,系沉积于该等控制闸与该等浮置闸之间 。 5.如申请专利范围第1项所述之快闪记忆体装置,更 包含: 一掺杂源/汲极区,系植入该等间隙壁之下的该底 材。 6.如申请专利范围第1项所述之快闪记忆体装置,其 中该等第一浮置闸彼此间间隔一小于三倍该最小 线宽之距离。 7.如申请专利范围第1项所述之快闪记忆体装置,其 中该等第二浮置闸之宽度为该最小线宽,并且该等 间隙壁之宽度小于该最小线宽。 8.一种快闪记忆体装置形成方法,包含: 利用具有一最小线宽之一选择性微影制程图刻形 成于一底材之上且沉积于一闸极氧化层之上的一 第一多晶矽层,以形成包含一复数个第一浮置闸之 一第一组有间隙壁的浮置闸; 沉积一间隙壁材料于该等第一浮置闸之间; 蚀刻一通道于该间隙壁材料而形成间隙壁,以邻接 该等第一浮置闸;以及 沉积一第二多晶矽层于该底材之上与该通道以形 成包含二复数个第二浮置闸之一第二组有间隙壁 的浮置闸。 9.如申请专利范围第8项所述之快闪记忆体装置形 成方法,其中该等间隙壁及/或该等第二浮置闸之 宽度小于该最小线宽。 10.如申请专利范围第9项所述之快闪记忆体装置形 成方法,更包含: 蚀刻该等第一浮置闸与该等第二浮置闸之一高度 至小于该等间隙壁之高度; 形成一介电层于该等间隙壁之上以及留有各通道 于该等间隙壁之间与该等浮置闸的该等浮置闸之 上; 沉积一第三多晶矽层于该底材之上,以填满该等间 隙壁之间的该通道;以及 蚀刻该第三多晶矽层,以形成个别的多晶矽控制闸 于该等间隙壁之间与该等浮置闸。 11.如申请专利范围第10项所述之快闪记忆体装置 形成方法,其中至少一些该等控制闸之宽度小于该 最小线宽。 12.如申请专利范围第8项所述之快闪记忆体装置形 成方法,其中该等第一浮置闸彼此间间隔一小于三 倍该最小线宽之距离。 13.如申请专利范围第12项所述之快闪记忆体装置 形成方法,其中该等第二浮置闸之宽度为该最小线 宽,并且该等间隙壁之宽度小于该最小线宽。 14.如申请专利范围第8项所述之快闪记忆体装置形 成方法,其中蚀刻该间隙壁材料包含一等向性乾蚀 刻制程。 15.如申请专利范围第8项所述之快闪记忆体装置形 成方法,更包含: 移除该等间隙壁; 形成一掺杂源/汲极区于邻接该等第一浮置闸与该 等第二浮置闸之该底材;以及 重建该等间隙壁。 16.如申请专利范围第8项所述之快闪记忆体装置形 成方法,更包含: 于该蚀刻步骤后至沉积该第二多晶矽前重建该闸 极氧化层于该等通道。 17.一种快闪记忆体装置形成方法,包含: 形成一通道闸极氧化层于一底材之上; 沉积一第一层多晶矽; 利用具有一最小线宽之一选择性微影制程图刻该 第一层多晶矽,以形成包含一复数个第一浮置闸之 一第一组有间隙壁的浮置闸,其中该等第一浮置闸 彼此间间隔一小于三倍该最小线宽之距离; 沉积一间隙壁材料层于该底材之上与该等第一浮 置闸之间; 乾蚀刻该间隙壁材料层以形成邻接该等第一浮置 闸之一间隙壁及邻接该间隙壁之间一对应通道,其 中该对应通道之宽度等于该最小线宽,并且该间隙 壁之宽度小于该最小线宽; 沉积一第二层多晶矽于该间隙壁间之该对应通道, 以形成包含一复数个第二浮置闸之一第二组浮置 闸; 蚀刻该等第一浮置闸之高度与该等第二浮置闸之 高度至小于该间隙壁; 沉积一介电层于该间隙壁以及该等浮置闸之上,并 且留有一对应控制闸通道于该间隙壁之间; 沉积一第三层多晶矽以填满该对应控制闸通道;以 及回蚀该第三层多晶矽。 18.如申请专利范围第17项所述之快闪记忆体装置 形成方法,其中回蚀该第三层多晶矽系以一蜿蜒图 样形成,该方法更包含:选择性蚀刻该第三层多晶 矽以形成对应于对应浮置闸的各该等控制闸通道 。 19.如申请专利范围第17项所述之快闪记忆体装置 形成方法,其中至少一些该等控制闸通道之宽度小 于该最小线宽。 20.如申请专利范围第17项所述之快闪记忆体装置 形成方法,更包含: 在乾蚀刻步骤后重建该闸极氧化层于该对应通道 。 21.一种快闪记忆体装置,包含: 一复数个串接的浮置闸,系形成于一底材之上的氧 化闸极层之上,至少一些该等浮置闸系使用具有一 最小线宽之一选择性微影制程; 一复数个间隙壁,每一该等间隙壁系沉积于各相邻 的该等浮置闸之间;以及 一复数个控制闸,系连结该等浮置闸。 22.如申请专利范围第21项所述之快闪记忆体装置, 更包含: 一介电层,系沉积于该等控制闸与该等浮置闸之间 ,其中该等间隙壁之高度大于该等浮置闸之高度, 并且该等控制闸至少被部分沉积于该等浮置闸及 该等间隙壁之间,因此至少一些该控制闸之宽度小 于该最小线宽。 23.如申请专利范围第22项所述之快闪记忆体装置, 更包含: 一掺杂源/汲极区,系植入该等间隙壁之下的该底 材。 图式简单说明: 图1至图16系本发明之快闪记忆体记忆格阵列形成 之正视示意图与剖面示意图。 |
