| 发明名称 | 用于高速压控振荡器的差分电路延迟单元 | ||
| 摘要 | 本发明公开了一种用于高速压控振荡器的差分电路延迟单元，其中第一NMOS管M1和第二NMOS管M2组成差分对管，其栅极分别接差分输入IN+和IN-，交叉耦合的MOS管M3和M4漏极分别接差分输出OUT-和OUT+，栅极分别接差分输出OUT+和OUT-，用来进行延迟控制的第三PMOS管M5和第四PMOS管M6接在差分输出节点OUT-、OUT+和电源电压VDD之间，电压Vcont连接第三PMOS管M5和第四PMOS管M6的栅极，第三PMOS管M5和连接成二极管的第五PMOS管M7并联组成复合负载，第四PMOS管M6和连接成二极管的第六PMOS管M8并联组成复合负载，第五PMOS管M7和第六PMOS管M8恒导通。本发明是一种结构简单、具有更好的工艺移植性能、其负载具有更好线性度的用于高速压控振荡器的差分电路延迟单元。 | ||
| 申请公布号 | CN101102110A | 申请公布日期 | 2008.01.09 |
| 申请号 | CN200710035332.3 | 申请日期 | 2007.07.10 |
| 申请人 | 中国人民解放军国防科学技术大学 | 发明人 | 陈吉华;唐世民;张民选;李少青;赵振宇;陈怒兴;马剑武;何小威;吴宏;欧阳干;王建军;刘征;陈亮;王东林;王洪海 |
| 分类号 | H03L7/099(2006.01);H03K5/13(2006.01) | 主分类号 | H03L7/099(2006.01) |
| 代理机构 | 湖南兆弘专利事务所 | 代理人 | 赵洪 |
| 主权项 | 1、一种用于高速压控振荡器的差分电路延迟单元，其特征在于：它包括第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第二PMOS管M4、第三PMOS管M5、第四PMOS管M6、第五PMOS管M7和第六PMOS管M8，第一NMOS管M1和第二NMOS管M2组成差分对管，其栅极分别接差分输入IN+和IN-，交叉耦合的PMOS管M3和M4漏极分别接差分输出OUT-和OUT+，栅极分别接差分输出OUT+和OUT-，用来进行延迟控制的第三PMOS管M5和第四PMOS管M6接在差分输出节点OUT-、OUT+和电源电压VDD之间，电压Vcont连接第三PMOS管M5和第四PMOS管M6的栅极，第三PMOS管M5和连接成二极管的第五PMOS管M7并联组成复合负载，第四PMOS管M6和连接成二极管的第六PMOS管M8并联组成复合负载，第五PMOS管M7和第六PMOS管M8恒导通。 | ||
| 地址 | 410073湖南省长沙市砚瓦池正街47号国防科学技术大学计算机学院分布与并行处理国防重点实验室 | ||