发明名称 纠错码产生电路及其方法
摘要 本发明提供一种可使基于纠错码的计算的处理速度进一步高速化的纠错码产生方法。PO运算电路(171)通过依次取入由8位构成的符号行列表示DVD块数据时的各列符号来进行计算外奇偶校验用的运算。另外,在PI运算电路(172)中,通过依次取入PO运算电路(171)所取入的上述符号,来进行各行的内奇偶校验用的运算。将该PI运算电路(172)的运算结果暂时保持在暂存器(190)中。
申请公布号 CN100361222C 申请公布日期 2008.01.09
申请号 CN200410056344.0 申请日期 2004.08.06
申请人 三洋电机株式会社 发明人 塚水雄一朗
分类号 G11B20/18(2006.01) 主分类号 G11B20/18(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 李香兰
主权项 1.一种纠错码产生方法,其中当用由所定位数构成的符号来行列表示作为成为纠错对象的所定数据量的数据的被纠错码,将该各行和各列的一方作为第一符号群,将另一方作为第二符号群时,应分别将第一纠错码添加到各第一符号群,同时,分别将第二纠错码添加到各第二符号群,通过从外部取得各符号而产生所述第一和第二纠错码,其特征在于,包括:第一步骤,通过依次取入构成所述第一符号群的各符号而连续进行计算所述第一纠错码用的运算;第二步骤,通过取入为了计算所述第一纠错码而取得的各符号,进行计算所述第二纠错码用的运算;第三步骤,暂时保持计算所述第二步骤的第二纠错码用的中间数据,所述第二步骤根据由所述第一步骤取得的各符号和在所述第三步骤中暂时保持的所述中间数据进行所述运算,所述第三步骤每当在所述第二步骤中进行运算时更新暂时保持的所述中间数据。
地址 日本国大阪府