发明名称 |
一种测试外壳电路及其设计方法 |
摘要 |
本发明公开了一种测试外壳电路,包括至少一条用于测试待测芯核测试数据的测试外壳寄存器链,连接所述测试外壳寄存器链与待测芯核之间的互连电路,和连接所述测试外壳寄存器链与外部数据通路之间的互连电路。本发明同时公开了一种测试外壳电路的设计方法。利用本发明,实现了对测试外壳电路的设计,不仅提供了传统测试外壳的测试访问功能,而且根据片上网络测试数据传输的特点进行了优化设计,充分利用了网络通道的带宽,提高了测试的并行性,缩短了测试时间,减少了测试所需的引脚数以及测试面积的开销,降低了测试成本。 |
申请公布号 |
CN101102232A |
申请公布日期 |
2008.01.09 |
申请号 |
CN200610090243.4 |
申请日期 |
2006.07.07 |
申请人 |
中国科学院计算技术研究所 |
发明人 |
李佳;胡瑜;李晓维 |
分类号 |
H04L12/26(2006.01);H04B17/00(2006.01);H04M3/24(2006.01) |
主分类号 |
H04L12/26(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
周国城 |
主权项 |
1、一种测试外壳电路,其特征在于,该电路包括:至少一条用于测试待测芯核测试数据的测试外壳寄存器链,连接所述测试外壳寄存器链与待测芯核之间的互连电路,和连接所述测试外壳寄存器链与外部数据通路之间的互连电路。 |
地址 |
100080北京市海淀区中关村科学院南路6号 |