发明名称 | 显示数据接收电路和显示面板驱动器 | ||
摘要 | 本发明的显示数据接收电路包括:PLL电路25,用于响应差分时钟信号CLK和/CLK,产生其频率是该差分时钟信号CLK和/CLK的频率的整数倍的内部时钟信号ICLK;以及串行/并行转换电路23,用于与该内部时钟信号ICLK同步,接收用于发送显示数据的串行数据信号,而且通过对该串行数据信号执行串行/并行转换,产生并行数据信号。配置该串行/并行转换电路23,以便可以执行响应该内部时钟信号ICLK的上升沿和下降沿之一接收串行数据信号的单沿操作以及响应该内部时钟信号ICLK的上升沿和下降沿二者接收串行数据信号的双沿操作。此外,配置PLL电路25,以便可以改变该内部时钟信号ICLK的频率。 | ||
申请公布号 | CN101101742A | 申请公布日期 | 2008.01.09 |
申请号 | CN200710128636.4 | 申请日期 | 2007.07.09 |
申请人 | 恩益禧电子股份有限公司 | 发明人 | 米山辉 |
分类号 | G09G3/36(2006.01) | 主分类号 | G09G3/36(2006.01) |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 钟强;谷惠敏 |
主权项 | 1.一种显示数据接收电路,包括:时钟再生成电路,用于响应外部时钟信号,产生其频率是所述外部时钟信号的频率的整数倍的内部时钟信号;以及串行/并行转换电路,用于与所述内部时钟信号同步地接收作为显示数据的串行数据信号,而且通过对所述串行数据信号执行串行/并行转换,产生并行数据信号,其中配置所述串行/并行转换电路,以便既可以执行响应所述内部时钟信号的上升沿和下降沿之一接收所述串行数据信号的单沿操作,也可执行响应所述内部时钟信号的上升沿和下降沿二者接收所述串行数据信号的双沿操作;以及其中配置所述时钟再生成电路,以便可以改变所述内部时钟信号的频率。 | ||
地址 | 日本神奈川 |