| 发明名称 | 具有多个时钟域的电路的测试 | ||
| 摘要 | 一种具有多个子电路(12a，12b)的电子电路。时钟选通电路(14a，14b)向子电路的数据存储元件(120，122)提供选通的时钟信号(GCLK1，GCLK2)。时钟选通电路具有用于接收选通信号(STOP)的选通输入端，该选通信号(STOP)命令中断传输时钟信号。可以在两个子电路之间的数据存储元件之间传输数据。检测电路(16)标记子电路中的第二子电路(12b)的数据存储元件(122)中的无效数据。检测器电路具有标记存储元件(32)，用于在子电路中的第一子电路的时钟选通已经中断子电路中的第一子电路(12a)的时钟信号之后，子电路中的第二子电路(12b)的时钟选通电路(14b)传输子电路中的第二子电路的时钟信号时，所述标记存储元件(32)被配置来设置标记。该标记表示了当时钟被停止时不同子电路的时钟信号的相对相位。该标记被用来使得子电路中的第二子电路(12b)的数据存储元件中的数据无效。 | ||
| 申请公布号 | CN100360950C | 申请公布日期 | 2008.01.09 |
| 申请号 | CN02827594.2 | 申请日期 | 2002.12.23 |
| 申请人 | NXP股份有限公司 | 发明人 | H·G·H·维穆伦;S·K·戈尔 |
| 分类号 | G01R31/3185(2006.01);G06F1/08(2006.01) | 主分类号 | G01R31/3185(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 王波波 |
| 主权项 | 1.一种电子电路，包括：时钟电路(10)；多个子电路((12a，14a)，(12b，14b))，每个子电路包括钟控数据存储元件(120，122)和耦合在子电路((12a，14a)，(12b，14b))的时钟信号(CLK1，CLK2)的时钟电路(10)的输出端与子电路((12a，14a)，(12b，14b))的数据存储元件(120，122)的时钟输入端之间的时钟选通电路(14a，14b)，时钟选通电路(14a，14b)具有选通输入端(148)，用于接收命令中断将时钟信号从时钟电路(10)传输到数据存储元件(120，122)的选通信号，子电路中的第一子电路(12a，14a)的数据存储元件(120)具有耦合到子电路中的第二子电路(12b，14b)的数据存储元件(122)的数据；检测器电路(16)，用于在子电路中的第二子电路(12b，14b)的数据存储元件(122)中标记无效的数据，检测器电路(16)包括标记存储元件(32)，在子电路中的第一子电路(12a，14a)的时钟选通(14a)已经中断子电路中的第一子电路(12a，14a)的时钟信号(CLK1)的有效部分之后子电路中的第二子电路(12b，14b)的时钟选通电路(14b)传输子电路中的第二子电路(12b，14b)的时钟信号(CLK2)的有效部分时，所述标记存储元件(32)被配置来设置标记。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||