发明名称 | 处理器 | ||
摘要 | 本发明公开一种运算装置,具有将从外部输入的数字数据作为P位的数字数据进行存储的输入寄存器101、存储Q位的数字数据的输出寄存器107和将从输入寄存器101输出的P位的数字数据102作为第1输入数据、将从输出寄存器输出的Q位的数字数据103作为第2输入数据并根据从外部输入的控制数据104从第1输入数据102的位和第2输入数据103的位中选择应输出其值的位从而将由该选择的位的值构成的Q位的数字数据106向输出寄存器107输出的输出位选择单元105,该运算装置用于图象处理系统,适合于高速地进行代码的多路化处理或分离处理。 | ||
申请公布号 | CN101101538A | 申请公布日期 | 2008.01.09 |
申请号 | CN200710141073.2 | 申请日期 | 1998.06.05 |
申请人 | 松下电器产业株式会社 | 发明人 | 九郎丸俊一;冈本好史;道山淳儿 |
分类号 | G06F7/76(2006.01) | 主分类号 | G06F7/76(2006.01) |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 吴丽丽 |
主权项 | 1.一种处理器,处理P位长度数据和Q位长度数据,并输出处理后的数据,所述处理器包括:第一寄存器,用于存储P位长度数据;第二寄存器,用于存储Q位长度数据;其中所述处理器输出在一个周期中具有高位部分和低位部分的处理后的数据;其中处理后的数据的低位部分包含P位长度数据的高位部分;其中处理后的数据的高位部分包含Q位长度数据的低位部分;其中P位长度数据的高位部分具有m位长度;其中Q位长度数据的低位部分具有n位长度;并且其中P位长度数据、Q位长度数据和处理后的数据的位长度等于m+n位。 | ||
地址 | 日本大阪府 |