发明名称 |
定制老化多内核集成电路芯片的内核的系统和方法 |
摘要 |
一种用于提供多内核集成电路芯片的设备和方法,由于使用单电压层,其减少了芯片的成本同时优化了内核的性能。说明性实施例的设备和方法利用优化芯片上的所有内核以在单电压下以峰值性能运行的动态老化技术。使用在整个芯片上提供统一功率和性能的定制老化电压来老化每个内核。这带来了集成电路芯片中较高的老化产生量和较低的总功率。通过对内核使用由于应用老化电压所带来的负偏置温度不稳定性影响,而实现内核在单操作电压下以峰值性能运行的优化。 |
申请公布号 |
CN101097243A |
申请公布日期 |
2008.01.02 |
申请号 |
CN200710110344.8 |
申请日期 |
2007.06.13 |
申请人 |
国际商业机器公司 |
发明人 |
罗纳德·E·纽哈特;迈克尔·J·夏皮罗;格伦·G·戴夫斯;阿南德·哈丽达斯;小路易斯·B·卡普斯;琼·奥德特;乔安妮·费里斯 |
分类号 |
G01R31/28(2006.01);G01R31/30(2006.01) |
主分类号 |
G01R31/28(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
邸万奎;黄小临 |
主权项 |
1.一种在数据处理系统中用于动态老化多内核集成电路芯片的内核的方法,包括:基于多内核集成电路芯片的多个内核的初始的一组内核老化参数,对所述多个内核应用初始老化操作;测量多个内核的内核操作特性;基于所测得的内核操作特性,为多个内核中的至少一个内核调节内核老化参数,从而生成第二组内核老化参数;以及基于所述第二组内核老化参数,对多个内核中的所述至少一个内核应用动态老化操作,其中基于动态老化操作而使用不同的老化电压来老化多内核集成电路芯片的至少两个内核。 |
地址 |
美国纽约阿芒克 |