| 发明名称 | 重叠对准图案及其制造方法 | ||
| 摘要 | 本发明公开一种重叠对准图案(overlay vernier key)及其制造方法。重叠对准图案包括半导体衬底，所述衬底包括：在衬底上界定的单元区和划线区；和形成于半导体衬底的划线区中且排列为多边形形状的多个对准图案。每个对准图案具有中空的多边形形状。 | ||
| 申请公布号 | CN101097903A | 申请公布日期 | 2008.01.02 |
| 申请号 | CN200710103464.5 | 申请日期 | 2007.05.18 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 赵炳浩;高晟瑀 |
| 分类号 | H01L23/544(2006.01);H01L21/00(2006.01) | 主分类号 | H01L23/544(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波 |
| 主权项 | 1、一种界定重叠对准图案的半导体衬底，包括：在所述衬底上界定的单元区和划线区；和形成于所述衬底的划线区且排列以形成一形状的多个对准图案，每个所述对准图案具有中空的形状。 | ||
| 地址 | 韩国京畿道 | ||