高速电流模式逻辑电路

摘要

本发明公开了一种高速电流模式逻辑电路(CML)，该电路具有改进的偏置电路和逻辑部分。CML电路的偏置电路中包含一个MOS晶体管对，其中一个晶体管的沟道宽长比为(Wp/Lp)，而另一个晶体管的沟道宽长比则为(Wp/Lp)/n，其中1＜n＜4。这样的一个晶体管对使偏置电路的第三MOS晶体管只工作在放大区内。CML电路的逻辑部分可能是逻辑门电路和/或触发器，逻辑部分具有多对用来接收差分输入信号的输入MOS晶体管，逻辑电路部分具有只工作在放大区的负载MOS晶体管。

主权项

1、一种逻辑电路，包括一个偏置电路和一个逻辑部分，其特征在于：所述的偏置电路具有一个第一MOS晶体管对和一个第三MOS晶体管，其中所述第一MOS晶体管对中的一个晶体管的沟道宽长比为Wp/Lp，而另一个晶体管的则为(Wp/Lp)/n，其中1＜n＜4；所述逻辑部分具有多个输入MOS晶体管对和多个负载MOS晶体管，每个负载MOS晶体管分别与各个输入MOS晶体管对相连，所述偏置电路使每个负载MOS晶体管都工作在放大区内。