发明名称 |
具有自对准浅沟槽隔离的电可擦除可编程只读存储器阵列 |
摘要 |
本发明提供一种在单个衬底上一起制造存储器阵列和外围电路的方法,所述方法在所述衬底的所有区上形成介电层(302)、浮动栅极层(306)、层间电介质(308)和掩模层(310)。在已形成自对准浅沟槽隔离结构(STI)之后,从所述外围区去除这些层,且在所述外围区中根据这些区中电路的电压而形成具有不同厚度的电介质(640、860)。在所述存储器阵列和所述外围电路上方形成导电层(970),以在所述存储器阵列中形成控制栅极并在所述外围区中形成栅电极。 |
申请公布号 |
CN101099236A |
申请公布日期 |
2008.01.02 |
申请号 |
CN200580043383.X |
申请日期 |
2005.12.19 |
申请人 |
桑迪士克股份有限公司 |
发明人 |
图安·法姆;东谷正昭 |
分类号 |
H01L21/8247(2006.01);H01L27/105(2006.01) |
主分类号 |
H01L21/8247(2006.01) |
代理机构 |
北京律盟知识产权代理有限责任公司 |
代理人 |
刘国伟 |
主权项 |
1.一种在衬底上形成非易失性存储器阵列、高压电路和逻辑电路的方法,所述阵列覆盖所述衬底的第一区,所述高压电路覆盖所述衬底的第二区且所述逻辑电路覆盖所述衬底的第三区,所述方法包含:形成在所述第一、第二和第三区上延伸的第一介电层;形成在所述第一、第二和第三区上的所述第一介电层上方延伸的浮动栅极多晶硅层;形成直接在越过所述第一、第二和第三区的所述浮动栅极多晶硅层上方延伸的层间介电层;形成在越过所述第一、第二和第三区上的所述层间介电层上方延伸的掩模层;随后形成多个浅沟槽隔离结构,所述浅沟槽隔离结构延伸进入所述衬底中,且使所述浮动栅极多晶硅层的部分分离;和随后去除所述多晶硅层和掩模层的覆盖所述表面的所述第二和第三区的部分,而不去除所述多晶硅层和掩模层的覆盖所述第一区的部分。 |
地址 |
美国加利福尼亚州 |