发明名称 |
具有增强测试能力的半导体存储设备 |
摘要 |
一种存储设备,包含至少一个具有第一和第二单元块的存储体,各存储体都含有多个单元阵列和用来译码输入的行地址及输出第一和第二单元块的列选择信号的第一和第二译码单元,还包含列地址传输单元、第一组合电路、第二组合电路、第一和第二输出端衰减器。该存储设备可以在较短时间内测试其单元。 |
申请公布号 |
CN100359596C |
申请公布日期 |
2008.01.02 |
申请号 |
CN03158771.2 |
申请日期 |
2003.09.24 |
申请人 |
海力士半导体有限公司 |
发明人 |
李炳在 |
分类号 |
G11C7/24(2006.01);G11C11/4063(2006.01);G11C11/413(2006.01) |
主分类号 |
G11C7/24(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
郭定辉;黄小临 |
主权项 |
1.一种存储设备,至少包含一个具有第一和第二单元块的存储体,其中各存储体都包含多个单元阵列和用来译码输入的列地址并输出第一和第二单元块的列选择信号的第一和第二译码单元,该存储设备包含:列地址传输单元,在测试模式下用来同时使能第一和第二译码单元,而不管输入列地址的块选择信号如何,该信号选择第一或第二单元块;第一组合电路,在测试模式下用来组合由第一单元块的列选择信号输出的测试数据,且侦测测试数据的错误;第二组合电路,在测试模式下用来组合由第二单元块的列选择信号输出的测试数据,且侦测测试数据的错误;及第一和第二输出端衰减器,用来分别输出输出自第一和第二组合电路的信号。 |
地址 |
韩国京畿道 |