半导体记忆体及其位址解密电路和位址解码方法

摘要

一种半导体记忆体包含一用以接收一外部位址之输入位址缓冲电路、一用以切换该外部位址之一预定部分以形成一内部位址之切换电路、一用以设定该内部位址之至少一区段选择位元的位址设定码、一耦接于该切换电路及该位址设定码之解码器以及一耦接于该解码器之记忆体阵列。较佳地，该第一外部位址之位元数小于该内部位址之位元数，该外部位址具有一相应该区段选择位元之切换位元，该切换电路将该外部位址之切换位元本身及其以上之位元偏移一预定脚位。该位址设定码可储存于一非挥发性记忆单元或藉由一溶丝或一金属选择制程予以设定。