| 主权项 |
1.一种微型阵列惯性系统单晶片,至少包括 复数个感测单元,系呈矩阵方式排列,任一感测单 元包括: 一金属层,具有一均匀厚度; 一金属支柱,垂直通过该单晶片之一中心点并连接 该金属层,使该金属层可依一惯性而进行两个自由 度之一相对摆动;以及 一电极层,平行设置对应于该金属层之一侧,其系 包括: 复数个致动电极,其系相对于该中心点对称设置, 接受一电压校正一归零讯号或补偿恢复该金属层 与该电极层之该相对摆动,或主动驱动该金属层在 一任意角度摆动; 复数个感测电极,其系相对于该中心点对称设置, 并自外围绕该等致动电极,感测该金属层相对于该 电极层之该相对摆动并决定一加速度及一方位角 度;以及 一挡板,其系接地并自外围绕该等感测电极,用来 挡止该金属层超越一设计摆幅距离而摆动。 2.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中当以矩阵方式排列之单一或复数该等感测 单元受损时,可以功能正常之另一感测单元或其他 等数之复数个感测单元所取代或补强。 3.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该金属层及该挡板具有对应该电极层之一 形状。 4.如申请专利范围第3项之微型阵列惯性系统单晶 片,其中该形状为一圆形。 5.如申请专利范围第3项之微型阵列惯性系统单晶 片,其中该形状为一方形。 6.如申请专利范围第3项之微型阵列惯性系统单晶 片,其中该形状为一矩形。 7.如申请专利范围第3项之微型阵列惯性系统单晶 片,其中该形状为一三角形。 8.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该等致动电极相对于该中心点对称设置于 该电极层之四个象限中。 9.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该等感测电极系相对于该中心点对称设置 于该电极层之四个象限中。 10.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该金属层具有复数个开口。 11.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该单晶片之一质量及一弹性系数及该金属 层之该等开口之一阻尼系数系被选择以因应该单 晶片之一重力加速度値。 12.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该单晶片之一质量及一弹性系数及该金属 层之该等开口之阻尼系数系被选择以因应该单晶 片之一灵敏度。 13.如申请专利范围第12项之微型阵列惯性系统单 晶片,其中该单晶片之该质量系与该金属层之一面 积及一厚度成正比。 14.如申请专利范围第12项之微型阵列惯性系统单 晶片,其中该单晶片之该弹性系数系与该金属支柱 之一高度成正比及与该金属支柱之一外径成反比, 同时亦取决于该金属支柱之一材质。 15.如申请专利范围第12项之微型阵列惯性系统单 晶片,其中该金属层之一材质不同于该金属支柱之 一材质。 16.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该金属支柱系设计成其一横截面为一矩形 之一柱体,以限制其在该矩形较长之一方向摆动。 17.如申请专利范围第1项之微型阵列惯性系统单晶 片,其中该单晶片之该金属层具有复数个开口,使 介于该金属层及该电极层间之一空气可自其释出, 该单晶片之一阻尼系与该等开口之一面积及一数 目成反比。 18.一种微型阵列惯性系统单晶片,包括 复数个感测单元,系呈矩阵方式排列,任一感测单 元包括: 一金属层,具有一均匀厚度; 一金属支柱,垂直通过该单晶片之一中心点并连接 该金属层,使该金属层可依一惯性而进行两个自由 度之一相对摆动; 一介质层,系设置于该金属层之一侧; 一电极层,系平行对应于该金属层,并设置于该介 质层与该金属层邻接之另一侧,其系包括: 复数个致动电极,其系相对于该中心点对称设置, 接受一电压校正一归零讯号或补偿恢复该金属层 与该电极层之该相对摆动,或主动驱动该金属层在 一任意角度摆动; 复数个感测电极,其系相对于该中心点对称设置, 并自外围绕该等致动电极,感测该金属层相对于该 电极层之该相对摆动并决定一加速度及一方位角 度;以及 一挡板,其系接地并自外围绕该等感测电极,用来 挡止该金属层超越一设计摆幅距离而摆动;以及 一电路层,系平行于该金属层,并设置于该电极层 与该金属层邻接之另一侧,用来操控该电极层。 19.如申请专利范围第18项之微型阵列惯性系统单 晶片,其中该金属层具有复数个开口,供半导体蚀 刻制程之一蚀刻液流入该介质层以进行蚀刻。 20.如申请专利范围第18项之微型阵列惯性系统单 晶片,其中该等感测单元系直接排列于该电路层上 。 21.如申请专利范围第18项之微型阵列惯性系统单 晶片,其中该等感测单元系利用定址方式,启动单 一或复数个该等感测单元进行感测及控制,以因应 一重力加速度値及一灵敏度。 图式简单说明: 第一图系习知单晶片惯性系统的示意图; 第二图系本案实施例中微阵列惯性系统单晶片内 感测单元的阵列排列示意图; 第三图系本案实施例中微阵列惯性系统单晶片的 纵剖面示意图; 第四图系本案实施例中感测单元的电极层横剖面 示意图;以及 第五图系本案实施例中SRAM定址启动单晶片内感测 单元的架构示意图。 |
