数位式迟滞电路

摘要

本发明系一种数位式迟滞电路，其主要包括一正反器、两个反向器、至少三个电阻以及一讯号电流源，其中该正反器具有一输入端、两输出端、一时脉端以及一重置端，两反向器具有转态电压，且两反向器之输出端分别连接正反器的时脉端及重置端，该等电阻串联连接形成分压回路，并以电阻与电阻之间的连接节点分别连接两反向器的输入端，藉由电阻分压与两反向器转态电压之间的关系，令正反器之输出具有迟滞效果。