发明名称 用于安装半导体晶片至基板上之方法
摘要 一种用以将半导体晶片(7)以其面对基板(6)之侧涂有黏着层安装在基板上之方法,包含下列步骤:(1)降下半导体晶片(7),直到半导体晶片(7)碰触到基板(6),(2)等待一段预定周期之时间,在此期间施加在半导体晶片(7)上之力大致上消失,或是与后续步骤(3)中要施加到半导体晶片(7)之打线力相较,力相当小之,及(3)施加打线力到半导体晶片(7)。
申请公布号 TWI292193 申请公布日期 2008.01.01
申请号 TW094142061 申请日期 2005.11.30
申请人 恩艾克西斯国际贸易股份有限公司 发明人 马提亚乌本
分类号 H01L21/58(200601120200601) 主分类号 H01L21/58(200601120200601)
代理机构 代理人 何金涂 台北市大安区敦化南路2段77号8楼;林荣琳 台北市大安区敦化南路2段77号8楼
主权项 1.一种用于安装半导体晶片(7)至基板上之方法,该 半导体晶片(7)在面对基板(6)侧涂着黏着层,其中半 导体晶片(7)系根据下列步骤,藉由打线头(3)的晶片 夹(5)拾取,然后放置在基板(6)上: (1)降下半导体晶片(7),直到半导体晶片(7)碰触到基 板(6), (2)等待一段预定周期之时间,在此期间在藉由晶片 夹(5)在半导体晶片(7)上施加力大致上消失,或是与 后续步骤(3)中要施加到半导体晶片(7)之打线力相 较,力相当小之,及 (3)施加打线力到半导体晶片(7)。 2.如申请专利范围第1项之方法,其中在步骤(2)期间 在半导体晶片(7)上施加的力小于0.5N。 3.如申请专利范围第1项之方法,其中在步骤(3)期间 的打线力至少为2N。 4.如申请专利范围第2项之方法,其中在步骤(3)期间 的打线力至少为2N。 5.如申请专利范围第1项到第4项中任一项之方法, 其中在步骤(2)期间施加在半导体晶片(7)上的力至 少要小于在步骤(3)期间之打线力的四倍。 图式简单说明: 第1图为施加在安装半导体晶片上之力的说明图; 第2图和第3图为藉由弹簧装在打线头中之晶片夹, 安装半导体晶片期间的图式;及 第4图和第5图为以气动轴承装在打线头中之晶片 夹,安装半导体晶片期间的图式。
地址 瑞士