| 主权项 |
1.一种制作半导体元件的方法,其包含有: 提供一工作部件; 于该工作部件上形成一第一绝缘材料; 图案化该第一绝缘材料,以于该第一绝缘材料上形 成一第一导线图案及至少一散射条图案,该第一导 线图案包含有一第一侧与相对于该第一侧之一第 二侧,至少一散射条图案位于该第一导线图案之该 第一侧或该第二侧旁,且该至少一散射条图案与该 第一导线图案具有特定位置关系,以提升该微影制 程中形成该第一导线图案的聚焦深度;以及 于该第一绝缘材料上沉积一导电材料,填入该第一 导线图案与该散射条图案内,以形成一第一导线与 位于该第一导线之该第一侧或该第二侧旁的一散 射条,其中在完成半导体元件的制作后,将在该半 导体元件内留下至少一散射条。 2.如申请专利范围第1项所述之制作半导体元件的 方法,其中在图案化该第一绝缘材料时,系于该第 一导线图案之该第一侧旁形成一第一散射条图案, 并于该第二侧旁形成一第二散射条图案,且在沉积 该导电材料时,系将该导电材料填入该第一散射条 图案与该第二散射条图案,以于该第一侧旁形成一 第一散射条,并于该第二侧旁形成一第二散射条。 3.如申请专利范围第2项所述之制作半导体元件的 方法,其中在图案化该第一绝缘材料时,系于该第 一导线图案之该第一侧旁形成N个第一散射条图案 ,并于该第二侧旁形成N个第二散射条图案,且在沉 积该导电材料时,系将该导电材料填入该N个第一 散射条图案与该N个第二散射条图案,以于该第一 侧旁形成N个第一散射条,并于该第二侧旁形成N个 第二散射条。 4.如申请专利范围第1项所述之制作半导体元件的 方法,其中提升该微影制程中形成该第一导线图案 的聚焦深度系藉由该至少一散射条图案所提供之 近似效应修正。 5.如申请专利范围第1项所述之制作半导体元件的 方法,其中形成该第一绝缘材料的方法包含有于该 工作部件上沉积一感光介电材料,而图案化该第一 绝缘材料的方法包含有直接图案化该第一绝缘材 料。 6.如申请专利范围第5项所述之制作半导体元件的 方法,其中沉积该感光介电材料包含有沉积矽或有 机材料。 7.如申请专利范围第5项所述之制作半导体元件的 方法,其中直接图案化该第一绝缘材料包含有将该 第一绝缘材料曝露于通过光罩的能量下,或直接利 用一能量束来图案化该第一绝缘材料。 8.如申请专利范围第1项所述之制作半导体元件的 方法,其中该第一绝缘材料具有一厚度,且该方法 另包含有: 于该第一绝缘材料上形成该第一导线图案及该散 射条图案前,将先于该第一绝缘材料上形成一导孔 图案,贯穿该第一绝缘材料,而在形成该第一导线 图案与该散射条图案时,则系图案化该第一绝缘材 料之上半部,且至少一该第一导线图案系位于部分 该导孔图案之正上方,而在填入该导电材料时,将 形成至少一导孔连接到该第一导线。 9.如申请专利范围第1项所述之制作半导体元件的 方法,其中该方法系藉由图案化该第一绝缘材料之 上半部来形成该第一导线图案及该散射条图案,且 在形成该第一导线图案及该散射条图案之后,将再 图案化该第一绝缘材料而形成一导孔图案,且该第 一导线图案系位于部分该导孔图案之正上方,而在 填入该导电材料时,将形成至少一导孔连接到该第 一导线。 10.如申请专利范围第1项所述之制作半导体元件的 方法,该方法另包含有: 在形成该第一绝缘材料之前,先于该工作部件上形 成一第二绝缘材料; 图案化该第二绝缘材料,以于该第二绝缘材料内形 成至少一导孔图案;以及 于该导孔图案内填入一导电材料,以形成该一导孔 连接到该第一导线。 11.如申请专利范围第1项所述之制作半导体元件的 方法,其中图案化该第一绝缘材料包含有: 于该第一绝缘材料上沉积一光阻材料; 图案化该光阻材料,以于该光阻材料上形成该第一 导线图案及至少一该散射条图案;以及 利用该光阻材料来图案化该第一绝缘材料。 12.如申请专利范围第1项所述之制作半导体元件的 方法,其中该第一导线具有一长度,且至少一该散 射条大体上延伸过该长度。 13.如申请专利范围第12项所述之制作半导体元件 的方法,其中该第一导线之形状包含有一直线、一 曲线以及一L形线或是上述形状之组合。 14.如申请专利范围第1项所述之制作半导体元件的 方法,其中至少一散射条具有一第一宽度,而该第 一导线具有一第二宽度,且该第一宽度大抵为该第 二宽度之1/2至1倍。 15.如申请专利范围第1项所述之制作半导体元件的 方法,其中该第一导线之宽度大抵为130奈米或小于 130奈米。 16.如申请专利范围第1项所述之制作半导体元件的 方法,其中图案化该第一绝缘层另包含有于该第一 绝缘层上形成至少一该第二导线图案,而沉积该导 电材料时则包含有于该第一绝缘材料内形成至少 一第二导线。 17.如申请专利范围第16项所述之制作半导体元件 的方法,其中该至少一散射条图案系位于该第二导 线之一第一侧或一第二侧旁。 18.如申请专利范围第17项所述之制作半导体元件 的方法,其中图案化该第一绝缘材料以形成至少一 散射条图案包含有于该第二导线图案的该第一侧 旁形成一第一散射条图案,以及于该第二导线图案 之该第二侧旁形成一第二散射条图案,而于该第一 绝缘材料上沉积该导电材料时,则将于该第二导线 之该第一侧旁形成一第一散射条,并于该第二导线 之该第二侧旁形成一第二散射条。 19.如申请专利范围第18项所述之制作半导体元件 的方法,其中形成该第一散射条图案包含有于该第 二导线之该第一侧旁形成N条第一散射条图案,并 于该第二导线之该第二侧旁形成N条第二散射条图 案,而于该第一绝缘材料上沉积该导电材料则包含 有于该第二导电材料之该第一侧旁形成N条第一散 射条,以及于该第二导电材料之该第二侧旁形成N 条第二散射条。 20.如申请专利范围第16项所述之制作半导体元件 的方法,其中该第二导线包含有一长度,且至少一 散射条大体上延伸过该长度。 21.如申请专利范围第20项所述之制作半导体元件 的方法,其中该第二导线之形状包含有一直线、一 曲线以及一L形线或是上述形状之组合。 22.如申请专利范围第16项所述之制作半导体元件 的方法,其中该第二导线之宽度大抵为130奈米或小 于130奈米。 23.如申请专利范围第1项所述之制作半导体元件的 方法,其中至少一散射条与该第一导线间之距离大 抵为0.5微米或小于0.5微米。 24.如申请专利范围第1项所述之制作半导体元件的 方法,其中至少一该散射条系大致位于该第一导线 之一端。 25.如申请专利范围第1项所述之制作半导体元件的 方法,其中至少一散射条图案为非连续,且至少一 散射条为非连续。 26.如申请专利范围第1项所述之制作半导体元件的 方法,其中至少一散射条图案包含有被不连续区域 分离之复数个沟槽,且各部连续区域之宽度大抵为 0.1微米或小于0.1微米。 27.一种制作半导体元件的方法,该方法包含有: 提供一工作部件; 于该工作部件上形成一第一绝缘材料; 进行一微影制程,图案化该第一绝缘材料,以于该 第一绝缘材料上形成至少一第一导线图案、一第 一散射条图案以及一第二散射条图案,该至少一第 一导线图案包含有一第一侧与相对于该第一侧之 一第二侧,该第一散射条图案系位于该至少一第一 导线图案之该第一侧旁,该第二散射条图案系位于 该至少一第一导线图案之该第二侧旁,且该第一散 射条图案与该第二散射条图案均与该至少一第一 导线图案具有特定位置或图案关系,以提升该微影 制程中形成该至少一第一导线图案的聚焦深度;以 及 于该第一绝缘材料上沉积一导电材料,填入该至少 一第一导线图案、该第一散射条图案与该第二散 射条内,以同时形成至少一第一导线、位于该第一 导线之该第一侧旁之一第一散射条以及位于该第 二侧旁的一第二散射条,其中在完成半导体元件的 制作后,将在该半导体元件内留下该第一散射条与 该第二散射条。 28.如申请专利范围第27项所述之制作半导体元件 的方法,其中该第一散射条与该第二散射条均具有 一第一宽度,而该第一导线具有一第二宽度,且该 第一宽度大抵为该第二宽度的1/2至1倍。 29.如申请专利范围第27项所述之制作半导体元件 的方法,其中形成该第一散射条图案系包含有于该 第一导线图案之该第一侧旁形成N个该第一散射条 图案,而形成该第二散射条图案系包含有于该第二 侧旁形成N个该第二散射条图案,且在沉积该导电 材料时,系将该导电材料填入该N个第一散射条图 案与该N个第二散射条图案内,以于该第一侧旁形 成N个第一散射条,并于该第二侧旁形成N个第二散 射条。 30.如申请专利范围第29项所述之制作半导体元件 的方法,提升该微影制程中形成该第一导线图案的 聚焦深度系藉由该第一散射条图案和该第二散射 条图案所提供之近似效应修正。 31.如申请专利范围第27项所述之制作半导体元件 的方法,其中该至少一第一导线包含有一长度,而 该第一散射条与该第二散射条大体上延伸过该长 度。 32.如申请专利范围第31项所述之制作半导体元件 的方法,其中该至少一第一导线之形状包含有一直 线、一曲线以及一L形线或是上述形状之组合。 33.一种制作半导体元件的方法,其包含有: 提供一工作部件; 于该工作部件上形成一感光性绝缘材料; 直接图案化该感光性绝缘材料,以于该感光性绝缘 材料上形成一第一导线图案及至少一散射条图案, 该第一导线图案包含有一第一侧与一第二侧,至少 一散射条图案位于该第一导线图案之该第一侧或 该第二侧旁,或位于该第一侧及该第二侧旁,且至 少一散射条图案与该第一导线图案间相隔有一足 够的距离以提升该第一导线图案的聚焦深度;以及 于该感光性绝缘材料上沉积一导电材料,填入该第 一导线图案与该至少一散射条图案内,以形成一第 一导线与至少一散射条,该至少一散射条系位于该 第一导线之该第一侧或该第二侧旁,或该第一侧及 该第二侧旁。 34.如申请专利范围第33项所述之制作半导体元件 的方法,其中形成该感光性绝缘材料包含有沉积矽 或一有机材料。 35.如申请专利范围第33项所述之制作半导体元件 的方法,其中该第一导线具有一长度,而至少一散 射条大体上延伸过该长度,且该第一导线包含有一 直线、一曲线、一L型线或上述形状之组合。 36.一半导体元件,包含有: 一工作部件; 一绝缘材料设于该工作部件上; 一第一导线设于该绝缘材料内,该第一导线具有一 第一侧与一第二侧,并具有一第一长度;以及 N个第一散射条设于该绝缘材料内该第一导线之该 第一侧旁,且与该第一导线之该第一侧分隔,该第 一散射条具有一第二长度,该第二长度大抵等于该 第一长度,该第一导线为电性主动,而该N条第一散 射条则为非电性主动。 37.如申请专利范围第36项所述之半导体元件,更包 含有N个第二散射条,设于该绝缘材料内该第一导 线之该第二侧旁,且与该第一导线相分隔,该第二 散射条具有一第三长度,该第三长度系大抵等于该 第一长度,且该N个第二散射条系为非电性主动。 38.如申请专利范围第37项所述之半导体元件,其中N 系为1、2、3或4。 39.如申请专利范围第37项所述之半导体元件,其中 该第一散射条与该第二散射条具有一第一宽度,该 第一导线具有一第二宽度,该第一宽度大抵为该第 二宽度之1/2至1倍。 40.如申请专利范围第37项所述之半导体元件,其中 该第一散射条与该第二散射条均与该第一导线大 抵相隔0.5微米或小于0.5微米。 41.如申请专利范围第37项所述之半导体元件,另包 含有至少一第三散射条,设于该绝缘材料内,该第 一导线之一端旁,且与该第一导线相分隔。 42.如申请专利范围第37项所述之半导体元件,其中 该N个第一散射条或第二散射条均包含有至少一不 连续的散射条,该至少一不连续的散射条包含有被 复数个绝缘材料区域分隔的复数个导电材料区域 。 43.如申请专利范围第42项所述之半导体元件,其中 该至少一不连续散射条包含有复数个中断区域,各 该中断区域之宽度大抵为0.1微米或小于0.1微米。 44.如申请专利范围第36项所述之半导体元件,其中 该第一导线之宽度大抵为130奈米或小于130奈米。 45.如申请专利范围第36项所述之半导体元件,其中 该绝缘材料包含有一感光性介电材料。 46.如申请专利范围第45项所述之半导体元件,其中 该感光性介电材料包含有矽或有机材料。 图式简单说明: 第1图及第2图系显示本发明一实施例中一具有疏 图案区与密图案区的半导体元件示意图。 第3图系显示第2图中半导体元件之剖面示意图。 第4图至第8图系显示将本发明一实施例应用于单 镶嵌制程之制作方法示意图。 第9图至第12图系显示将本发明另一实施例应用于 双镶嵌制程之制作方法示意图。 第13图至第17图系显示将本发明另一实施例应用于 双镶嵌制程之制作方法示意图。 第18图系显示本发明一实施例之上视图。 第19图系显示本发明另一实施例之上视图。 第20图系显示本发明另一实施例之上视图。 第21图系显示散射条尺寸与周围导线聚焦深度间 的关系示意图。 |
