| 主权项 |
1.一种使用核心指示位元以管理过滤处理器核心 快取之装置,包括: 一包含共享快取,具有一包含共享快取线与一核心 位元,用以指示一处理器核心快取是否可能具有储 存于该包含共享快取线内的资料之拷贝。 2.如申请专利范围第1项之装置,其中该核心位元系 用来指示该处理器核心快取是否肯定不具有储存 于该包含共享快取线内的资料之拷贝。 3.如申请专利范围第2项之装置,其中该包含共享快 取线的一所有权读取(RFO)操作是否会在该核心位 元造成一变动,要视该包含共享快取线的一现行状 态与该核心位元的一现行状态而定。 4.如申请专利范围第3项之装置,其中该包含共享快 取线的该现行状态系选自由修改、修改-无效、修 改-共享、排除、排除-共享、共享、以及无效所 构成之一群组。 5.如申请专利范围第2项之装置,其中该包含共享快 取线的一读取线(RL)操作是否会在该核心位元造成 一变动,要视该包含共享快取线的一现行状态与该 核心位元的一现行状态而定。 6.如申请专利范围第5项之装置,其中该包含共享快 取线的现行状态系选自由修改、修改-无效、修改 -共享、排除、排除-共享、共享、以及无效所构 成之一群组。 7.如申请专利范围第2项之装置,其中该包含共享快 取线的一快取填充会使得一处理器核心位元变动, 以反映该快取填充所对应的该核心。 8.一种使用核心指示位元以管理过滤处理器核心 快取之处理系统,包括: 一处理器,具有复数个核心,该复数个核心的每一 个具有一专属的核心快取; 一包含共享快取,用以储存被储存在该复数个核心 快取的所有资料的一拷贝,该包含共享快取的每一 条线对应至复数个核心位元,用以指示该复数个核 心快取的哪一个可能具有储存于该等复数个核心 位元所对应之该包含共享快取线中资料的一拷贝 。 9.如申请专利范围第8项之处理系统,其中该等复数 个核心位元系用以指示该等复数个核心快取的哪 一个肯定不具有该资料的拷贝。 10.如申请专利范围第9项之处理系统,其中该等核 心位元系用以指示来自包含共享快取外部的一代 理者之一侦伺异动是否会造成对该复数个处理器 核心快取的任何一个之一侦伺。 11.如申请专利范围第10项之处理系统,其中来自该 外部代理者之一侦伺异动是否会对该复数个处理 器核心快取的任何一个造成一侦伺,要进一步视侦 伺异动之类型与被该外部代理者侦伺的包含共享 快取线之状态而定。 12.如申请专利范围第11项之处理系统,其中该被侦 伺的包含共享快取线的该状态系选自由修改、排 除、共享、无效、修改-共享、以及排除-共享所 构成之一群组。 13.如申请专利范围第12项之处理系统,其中该等复 数个核心快取为一阶(L1)快取,而该包含共享快取 为一二阶(L2)快取。 14.如申请专利范围第13项之处理系统,其中该外部 代理者为一外部处理器,系藉由一前端滙流排耦接 至该处理器。 15.如申请专利范围第13项之处理系统,其中该外部 代理者为一外部处理器,系藉由一点对点介面耦接 至该处理器。 16.一种使用核心指示位元以管理过滤处理器核心 快取之方法,包含: 启动对一第一快取之一存取; 取决于指示一第二快取是否可能具有储存于该第 一快取的资料之拷贝的一组位元之状态,而启动对 该第二快取之一存取; 取回该资料的拷贝,作为其中一个存取之一结果。 17.如申请专利范围第16项之方法,其中如果对该第 一快取之存取,指示为一无效快取线状态,则不论 该组位元的状态为何,启动对该第二快取之一存取 。 18.如申请专利范围第17项之方法,其中该组位元对 应复数个处理器核心。 19.如申请专利范围第18项之方法,其中如果该组位 元在对应该第二快取的一登录项具有一第一数値, 则该第二快取肯定不具有该资料的一拷贝。 20.如申请专利范围第19项之方法,其中如果该组位 元在对应该第二快取的登录项具有一第二数値,则 该第二快取可取决于对应该第一快取的一快取线 存取之复数个状态而被加以存取。 21.如申请专利范围第20项之方法,其中该第一快取 为一包含共享快取,具有与该第二快取相同的资料 。 22.如申请专利范围第21项之方法,其中该第二快取 系为一核心快取,予以由复数个处理器核心的至少 其中之一所存取。 23.如申请专利范围第22项之方法,其中该等对该第 一与第二快取之存取为侦伺异动。 24.如申请专利范围第22项之方法,其中该等对该第 一与第二快取之存取为快取查阅异动。 25.一种使用核心指示位元以管理过滤处理器核心 快取之复式核心处理器系统,包括: 多数处理器核心; 一耦接至该处理器核心之处理器核心快取; 一系统滙流排介面; 一包含共享快取,具有一包含共享快取线以及一第 一装置,该第一装置用以指示该处理器核心快取是 否肯定不具有储存于该包含共享快取线内的资料 之拷贝。 26.如申请专利范围第25项之处理器系统,其中该包 含共享快取线的拥有权读取(RFO)操作是否会造成 该第一装置改变状态,要视该包含共享快取线的一 现行状态与该第一装置的一现行状态而定。 27.如申请专利范围第26项之处理器系统,其中该包 含共享快取线的现行状态系选自由修改、修改-无 效、修改-共享、排除、排除-共享、共享、以及 无效所构成之一群组。 28.如申请专利范围第27项之处理器系统,其中该包 含共享快取线的一读取线(RL)操作是否会造成该第 一装置改变状态,要视该包含共享快取线的一现行 状态与该第一装置的一现行状态而定。 29.如申请专利范围第28项之处理器系统,其中该包 含共享快取线的现行状态系选自由修改、修改-无 效、修改-共享、排除、排除-共享、共享、以及 无效所构成之一群组。 30.如申请专利范围第29项之处理器系统,其中该包 含共享快取线的一快取填充会使得该第一装置改 变状态,以反映该快取填充所对应的该核心。 图式简单说明: 图1所示为先前技术的多核心处理器架构; 图2所示为本发明的一个实施例中数个共享包含快 取线的范例; 图3A及3B的2个表系用来指示,根据本发明的一个实 施例,在包含共享快取查阅操作中,在什麽情况下 核心位元可能会改变; 图4的流程图显示可配合本发明的至少一个实施例 而进行的操作; 图5为根据本发明的一个实施例,用以显示在何种 条件下可执行核心侦伺的图表; 图6所示为可用于本发明的至少一个实施例的前端 滙流排电脑系统;以及 图7所示为可用于本发明的至少一个实施例的点对 点电脑系统。 |
