| 主权项 |
1.一种形成具有自行对准接触窗之记忆元件的方 法,包括: 提供一基底,该基底具有一浮置闸介电层形成其上 ; 在该浮置闸介电层上形成一浮置多晶矽闸层; 在该浮置多晶矽闸层上形成一氮化矽层; 在该氮化矽层上形成一光阻层; 以该光阻层作为蚀刻罩幕,蚀刻该氮化矽层的多数 个暴露区与该浮置多晶矽闸层; 在该些暴露区上形成一氧化层; 移除该光阻层与该氮化矽层以暴露该浮置多晶矽 闸层; 在该浮置多晶矽闸层中,形成多数个多晶矽间隙; 以及 在该浮置多晶矽闸层的该些多晶矽间隙之上,沉积 一氮化矽层,以形成一自行对准接触窗。 2.如申请专利范围第1项所述之方法,其中该氮化矽 层的沉积包括在该浮置多晶矽闸层与该氧化层之 上,沉积一氮化矽层。 3.如申请专利范围第1项所述之方法,更包括蚀刻该 氮化矽层,以暴露部份的该浮置多晶矽闸层。 4.如申请专利范围第1项所述之方法,更包括蚀刻该 氮化矽层,以暴露部份的该浮置闸介电层。 5.如申请专利范围第3项所述之方法,更包括蚀刻该 氮化矽层,以产生多数个氮化矽间隙壁。 6.如申请专利范围第5项所述之方法,其中该些氮化 矽间隙壁被形成于该浮置多晶矽闸层上。 7.如申请专利范围第6项所述之方法,其中: 该浮置多晶矽闸层是一第一浮置多晶矽闸层; 该方法更包括在该第一浮置多晶矽闸层、该氧化 层与该些氮化矽间隙壁上,沉积一第二浮置多晶矽 闸层。 8.如申请专利范围第7项所述之方法,更包括在该第 二浮置多晶矽闸层上沉积一层间介电层。 9.如申请专利范围第8项所述之方法,其中该层间介 电层包括一氧化物/氮化物/氧化物堆叠薄膜。 10.如申请专利范围第3项所述之方法,其中该氮化 矽层的蚀刻包括一乾式蚀刻制程。 11.一种具有自行对准接触窗之记忆元件,系使用申 请专利范围第1项之方法形成的。 12.一种具有自行对准接触窗之记忆元件,系使用申 请专利范围第5项之方法形成的。 13.一种具有自行对准接触窗之记忆元件,系使用申 请专利范围第9项之方法形成的。 14.一种形成具有自行对准接触窗之记忆元件的方 法,包括: 提供一基底,该基底具有一浮置多晶矽闸图案与在 该浮置多晶矽闸图案之源极侧与汲极侧上的一氧 化物图案; 在该浮置多晶矽闸图案中形成多数个多晶矽间隙; 以及 于该浮置多晶矽闸图案的该些多晶矽间隙上沉积 一氮化矽层,以形成一自行对准接触窗。 15.如申请专利范围第14项所述之方法,其中: 该氮化矽层是被沉积于该浮置多晶矽闸图案与该 氧化图案之上;以及 该方法更包括蚀刻该氮化矽层,以暴露部份的该浮 置多晶矽闸图案。 16.如申请专利范围第15项所述之方法,其中该氮化 矽层被蚀刻成为多数个氮化矽间隙壁。 17.如申请专利范围第16项所述之方法,其中该氮化 矽层的蚀刻导致该些氮化矽间隙壁形成在该浮置 多晶矽闸图案上。 18.如申请专利范围第16项所述之方法,更包括: 于该浮置多晶矽闸图案、该氧化图案与该些氮化 矽间隙壁上,沉积一浮置多晶矽闸层;以及 于该浮置多晶矽闸层上沉积一层间介电层。 19.如申请专利范围第16项所述之方法,其中该氮化 矽层的蚀刻包括一湿式蚀刻制程。 20.一种具有自行对准接触窗之记忆元件,系使用申 请专利范围第14项之方法形成的。 21.一种具有自行对准接触窗之记忆元件,系使用申 请专利范围第16项之方法形成的。 22.一种具有自行对准接触窗之记忆元件,系使用申 请专利范围第18项之方法形成的。 图式简单说明: 图1是依照本发明一较佳实施例的剖面图,其绘示 在一基底具有一埋入式扩散汲极区与埋入式扩散 源极区,一浮置闸介电层形成于基底之上,一浮置 多晶矽闸层形成于浮置闸介电层之上,以及一氮化 矽层形成于浮置多晶矽闸层之上。 图2是依照本发明一较佳实施例,描述图1结构的剖 面示意图,其中一氧化层已形成于基底之上。 图3是依照本发明一较佳实施例,描述图2之结构的 剖面示意图,其中使用氧化层作为蚀刻罩幕,移除 氮化矽层。 图4a-4c是依照本发明一较佳实施例,描述图3结构的 剖面示意图,其中在浮置多晶矽闸上形成多晶矽间 隙。 图5a与5b是依照本发明一较佳实施例,个别地描述 图4b与4c之结构的剖面示意图,其中在氮化矽层与 氧化层上沉积一氮化矽层。 图6a与6b是依照本发明一较佳实施例,个别地描述 图5a与5b之结构的剖面示意图,回蚀刻氮化矽以形 成氮化矽间隙壁。 图7是依照本发明一较佳实施例,描述图6a之结构的 剖面示意图,其中第二浮置多晶矽闸层沉积在第一 浮置多晶矽闸层、氧化层、以及蚀刻氮化矽层之 上。 图8是描述图7结构的剖面示意图,其中蚀刻第二浮 置多晶矽闸,与在第二浮置多晶矽闸之上,沉积一 层间介电层(例如是一氧化物/氮化物/氧化物堆叠 薄膜)。 图9是描述图8结构的剖面示意图,其中沉积与蚀刻 一控制闸多晶矽。 图10是描述图9结构的剖面示意图,其中沉积一层间 介电层。 |
