| 主权项 |
1.一种触控串联谐振电路,包括: 一谐振电路,至少包含一谐振电容及一谐振电感; 一等效电容,耦合于该谐振电路; 一激磁电感,并联连接于该等效电容; 一变压器,其一次侧绕组并联连接于该激磁电感; 以及 一电流脉冲电路,耦合于该谐振电路并同步于该串 联谐振电路之一输入电压,用以提供一电流脉冲至 该等效电容,以减少当该输入电压发生变化时、该 谐振电感与该激磁电感之间的一电流量差。 2.如申请专利范围第1项之串联谐振电路,其中该等 效电容系为该串联谐振电路之输出端的结电容以 及该变压器的寄生电容折算到该变压器之一次侧 绕组的电容値。 3.如申请专利范围第1项之串联谐振电路,其中该电 流脉冲电路之一端系同时连接于该谐振电路之一 端及该输入电压,另一端系同时连接于该变压器之 一次侧绕组、该激磁电感、该等效电容、及该谐 振电路之另一端。 4.如申请专利范围第1项之串联谐振电路,其中该变 压器之一次侧绕组更包含一辅助绕组,而该电流脉 冲电路系透过该辅助绕组而耦合于该谐振电路。 5.如申请专利范围第4项之串联谐振电路,其中该电 流脉冲电路之一端系同时连接于该谐振电路之一 端及该输入电压,另一端系连接于该辅助绕组。 6.如申请专利范围第1项之串联谐振电路,其中该电 流脉冲电路系由至少一电容所构成。 7.如申请专利范围第1项之串联谐振电路,其中该电 流脉冲电路系由一突波抑制器(transient voltage suppressor, TVS)所构成。 8.如申请专利范围第6或7项之串联谐振电路,其中 该电流脉冲电路更包含一电阻。 9.如申请专利范围第1项之串联谐振电路,其中该变 压器之二次侧绕组更耦合于一输出整流电路,以提 供一输出电压。 10.如申请专利范围第9项之串联谐振电路,其中该 输出整流电路系选自一全波整流电路及一全桥整 流电路其中之一。 11.如申请专利范围第1项之串联谐振电路,更包含 一输入电压产生电路,以产生该输入电压。 12.如申请专利范围第11项之串联谐振电路,其中该 输入电压产生电路系选自一半桥电路及一全桥电 路其中之一。 13.一种实现串联谐振电路空载稳压的方法,该串联 谐振电路包括一谐振电路、一等效电容、一激磁 电感、以及一变压器,该谐振电路至少包含一谐振 电容及一谐振电感,该等效电容及该激磁电感系彼 此并联后再耦合于该谐振电路,该变压器之一次侧 绕组系并联连接于该激磁电感,该方法包括步骤如 下: 提供一输入电压至该串联谐振电路;以及 提供一电流脉冲至该等效电容,以减少当该输入电 压发生变化时、该谐振电感与该激磁电感之间的 一电流量差。 14.如申请专利范围第13项之实现串联谐振电路空 载稳压的方法,其中该等效电容系为该串联谐振电 路之输出端的结电容以及该变压器的寄生电容折 算到该变压器之一次侧绕组的电容値。 15.如申请专利范围第13项之实现串联谐振电路空 载稳压的方法,其中该输入电压系由一半桥电路及 一全桥电路其中之一所提供。 16.如申请专利范围第13项之实现串联谐振电路空 载稳压的方法,其中该电流脉冲系由至少一电容及 一突波抑制器其中之一所提供。 17.一种实现串联谐振电路空载稳压的方法,该串联 谐振电路包括一谐振电路、至少二等效电容、至 少二激磁电感、以及至少二变压器,该谐振电路至 少包含一谐振电容及一谐振电感,所有等效电容及 激磁电感系彼此并联后再耦合于该谐振电路,每个 变压器之一次侧绕组系并联连接于每个激磁电感, 该方法包括步骤如下: 提供一输入电压至该串联谐振电路;以及 提供一电流脉冲至每个等效电容,以减少当该输入 电压发生变化时、该谐振电感与每个激磁电感之 间的一电流量差。 18.如申请专利范围第17项之实现串联谐振电路空 载稳压的方法,其中每个等效电容系为该串联谐振 电路之输出端的结电容以及每个变压器的寄生电 容折算到该变压器之一次侧绕组的电容値。 19.如申请专利范围第17项之实现串联谐振电路空 载稳压的方法,其中该等效电容、该激磁电感、以 及该变压器之数量相同。 20.如申请专利范围第17项之实现串联谐振电路空 载稳压的方法,其中该输入电压系由一半桥电路及 一全桥电路其中之一所提供。 21.如申请专利范围第17项之实现串联谐振电路空 载稳压的方法,其中该电流脉冲系由至少一电容及 一突波抑制器其中之一所提供。 22.一种实现串联谐振电路空载稳压的方法,该串联 谐振电路包括一谐振电路、一等效电容、一激磁 电感、以及一变压器,该谐振电路至少包含一谐振 电容及一谐振电感,该等效电容及该激磁电感系彼 此并联后再耦合于该谐振电路,该变压器之一次侧 绕组系并联连接于该激磁电感,该方法包括步骤如 下: 提供一输入电压至该串联谐振电路;以及 当该输入电压发生变化时,对该等效电容实施充、 放电,以减少该谐振电感与该激磁电感之间的一电 流量差。 23.如申请专利范围第22项之实现串联谐振电路空 载稳压的方法,其中该等效电容系为该串联谐振电 路之输出端的结电容以及该变压器的寄生电容折 算到该变压器之一次侧绕组的电容値。 24.如申请专利范围第22项之实现串联谐振电路空 载稳压的方法,其中该输入电压系由一半桥电路及 一全桥电路其中之一所提供。 25.如申请专利范围第22项之实现串联谐振电路空 载稳压的方法,系藉由至少一电容及一突波抑制器 其中之一对该等效电容实施充、放电。 26.一种实现串联谐振电路空载稳压的方法,该串联 谐振电路包括一谐振电路、至少二等效电容、至 少二激磁电感、以及至少二变压器,该谐振电路至 少包含一谐振电容及一谐振电感,所有等效电容及 激磁电感系彼此并联后再耦合于该谐振电路,每个 变压器之一次侧绕组系并联连接于每个激磁电感, 该方法包括步骤如下: 提供一输入电压至该串联谐振电路;以及 当该输入电压发生变化时对每个等效电容实施充 、放电,以减少该谐振电感与每个激磁电感之间的 一电流量差。 27.如申请专利范围第26项之实现串联谐振电路空 载稳压的方法,其中每个等效电容系为该串联谐振 电路之输出端的结电容以及每个变压器的寄生电 容折算到该变压器之一次侧绕组的电容値。 28.如申请专利范围第26项之实现串联谐振电路空 载稳压的方法,其中该等效电容、该激磁电感、以 及该变压器之数量相同。 29.如申请专利范围第26项之实现串联谐振电路空 载稳压的方法,其中该输入电压系由一半桥电路及 一全桥电路其中之一所提供。 30.如申请专利范围第26项之实现串联谐振电路空 载稳压的方法,系藉由至少一电容及一突波抑制器 其中之一对每个等效电容实施充、放电。 图式简单说明: 第一图(a):传统的串联谐振电路之电路图; 第一图(b):二个串联谐振电路并联连接的示意图; 第一图(c):多个串联谐振电路并联连接的示意图; 第二图(a)及(b):本案串联谐振电路第一实施例之电 路图; 第三图(a):第二图之串联谐振电路在空载时的主要 波形时序图; 第三图(b):第二图之串联谐振电路在空载时的另一 波形时序图; 第四图(a)及(b):本案串联谐振电路第二实施例之电 路图; 第五图:本案串联谐振电路第三实施例之电路图; 第六图(a)及(b):本案串联谐振电路第四实施例之电 路图; 第七图(a)及(b):本案串联谐振电路第五实施例之电 路图;以及 第八图:本案串联谐振电路第六实施例之电路图。 |
